特許

J-GLOBAL ID：200903003868273695

半導体記憶装置

発明者： 中野 浩明 ,  高島 大三郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-098593
公開番号（公開出願番号）：特開平7-235178
出願日： 1994年05月12日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 素子の微細化が進んでも、その比例縮小則を崩すことなく、信頼性の低下を防止できるワード線駆動回路を有するDRAMを提供すること。【構成】 アドレスにより選択されてワード線駆動線の電圧を選択されたワード線に伝達するためのワード線駆動回路を有するDRAMにおいて、ワード線駆動回路は、アドレスによりワード線を選択すると共に、選択したワード線に対して同時シフトする2つの出力N1,N2 を持つデコーダ回路10と、出力N1 をゲート入力とし、選択されたワード線にワード線駆動電圧Vppを伝達する駆動トランジスタQ8 と、出力N2 をゲート入力とし、非選択状態のワード線を接地する接地トランジスタQ11と、駆動トランジスタQ8 及び接地トランジスタQ11とワード線との間にそれぞれ配設され、これらのトランジスタより小さいしきい値を持つバッファトランジスタQ9,Q10とからなることを特徴とする。

請求項（抜粋）：

ワード線駆動電圧が供給されるワード線駆動線とメモリセル内の複数のワード線との間にそれぞれ設けられ、アドレスにより選択されて前記ワード線駆動線の電圧を選択されたワード線に伝達するためのワード線駆動回路を有する半導体記憶装置において、前記ワード線駆動回路は、アドレスによりワード線を選択すると共に、選択したワード線に対して同時シフトする2つの出力を持つデコーダ回路と、前記デコーダ回路の一方の出力をゲート入力とし、選択されたワード線にワード線駆動電圧を伝達する駆動トランジスタと、前記デコーダ回路の他方の出力をゲート入力とし、非選択状態のワード線を接地する接地トランジスタと、前記駆動トランジスタ及び接地トランジスタとワード線との間にそれぞれ配設され、これらのトランジスタとは異なるしきい値を持つバッファトランジスタとからなることを特徴とする半導体記憶装置。

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-153485   出願人：株式会社東芝
• 特開平2-210688