半導体集積回路

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2002-026068
公開番号（公開出願番号）：特開2003-229485
出願日： 2002年02月01日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】インダクタによる占有面積を縮小しながら電圧制御発振器に適用したときに安定した発振周波数を得ることができる半導体集積回路を提供する。【解決手段】コンタクトを介して接続された導電層1a及び2aにより1個のインダクタが構成され、コンタクトを介して接続された導電層1b及び2bにより1個のインダクタが構成される。そして、これらの2個のインダクタを構成するループの面積は互いに等しいので、インダクタンス値も互いに等しい。更に、両インダクタの間で、ループの長さのうち下層の層間絶縁膜上に形成されている部分(導電層1a及び1b)の長さが互いに等しく、上層の層間絶縁膜上に形成されている部分(導電層2a及び2b)の長さも互いに等しいため、外部からの寄生容量等の影響は両インダクタに等しく作用する。このため、電圧制御発振器に適用すれば、整った正弦波形の発振信号を安定して得ることが可能となる。

請求項（抜粋）：

電位が相違する2本の電源線と、前記2本の電源線の間に互いに並列に接続されインダクタンス値が等しい2個のインダクタを有し、前記2個のインダクタの総巻数が偶数である半導体集積回路において、前記2個のインダクタは層間絶縁膜上に形成された少なくとも2層の導電層を有し、前記インダクタを構成する導電層の全長に対する任意の層間絶縁膜上に形成された導電層の長さの割合は前記2個のインダクタ間で互いに等しいことを特徴とする半導体集積回路。

IPC (5件)：

H01L 21/822 , H01F 17/00 , H01F 17/02 , H01L 27/04 , H03B 5/12

FI (4件)：

H01F 17/00 Z , H01F 17/02 , H03B 5/12 B , H01L 27/04 L

Fターム (24件)：

5E070AA01 , 5E070BA01 , 5E070CA06 , 5F038AV04 , 5F038AZ04 , 5F038CD02 , 5F038DF01 , 5F038EZ20 , 5J081AA11 , 5J081CC06 , 5J081CC42 , 5J081DD02 , 5J081DD11 , 5J081EE02 , 5J081EE09 , 5J081EE18 , 5J081JJ12 , 5J081JJ14 , 5J081KK02 , 5J081KK09 , 5J081KK22 , 5J081LL01 , 5J081MM01 , 5J081MM07

引用特許：

審査官引用 (3件)

半導体装置
公報種別：公開公報出願番号：特願2000-086774 出願人：松下電工株式会社
特開平1-123455
バラン変成器
公報種別：公開公報出願番号：特願2001-000014 出願人：インターナショナル・ビジネス・マシーンズ・コーポレ-ション

引用文献：

審査官引用 (1件)

Low-Power Low-Phase-Noise Differentially Tuned Quadrature VCO Design in Standard CMOS

前のページに戻る