特許
J-GLOBAL ID：200903004217673691
半導体基板中に埋め込まれた酸化物層を備えた低転位密度構造の製造プロセス
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-529423
公開番号（公開出願番号）：特表平10-500254
出願日： 1995年05月17日
公開日（公表日）： 1998年01月06日
要約：
【要約】低転位密度のエピタキシー構造を製造するためのこのプロセスは、半導体材料から形成された基板(4)中に酸化物層(6)を組み込む構造に関するもので、順次、基板(4)中への少なくとも1回の酸素イオンのイオン注入と、基板の状態を良くするための少なくとも1回の熱処理と、基板上への半導体材料のエピタキシー層(14)の成長と、この構造から転位(8)を消滅させるための第2回目の熱処理を含んでいる。
請求項（抜粋）：
低転位密度のエピタキシャル構造を製造するためのプロセスであって、前記構造は、半導体材料基板(4)中に酸化物層(6)を有し、 埋め込み酸化物層を形成するために、基板の表面(3)を通して基板(4)中に酸素イオン(2)を少なくとも1回注入するプロセスと、 半導体材料の融点以下の温度において、基板に対して、状態を良好にするための、少なくとも一回の第1熱処理を行うプロセスと、 基板の表面上に半導体材料層(14)のエピタキシーを行うプロセスと、 不安定なエネルギー配置にある、この構造中の大部分の転位を消滅させるための、基板の半導体材料およびエピタキシー層の半導体材料の融点以下の温度で、第2熱処理を施すプロセスとを有し、 少なくとも第1熱処理または第2熱処理のいずれかにおいては、第2熱処理の間に再結合する転位(8)を解放するために、イオン注入において形成された酸化物の凝集物の全てを、実質的に消滅させることを可能とする温度で、熱処理がされることを特徴とする、低転位密度のエピタキシャル構造を製造するためのプロセス。
IPC (3件)：
H01L 21/265
, H01L 21/76
, H01L 27/12
H01L 21/265 J
, H01L 27/12 E
, H01L 21/76 R
