特許
J-GLOBAL ID：200903004291347550
薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小野 由己男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-336871
公開番号（公開出願番号）：特開2000-164584
出願日： 1999年11月26日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 液晶表示装置用薄膜トランジスタ基板の製造工程を単純化して製造原価を減少させ、さらに収率も増加させることにある。具体的には、液晶表示装置用薄膜トランジスタ基板の製造工程において、広い面積を互いに異なる深さでエッチングしながらも、一つのエッチングの深さに対しては均一なエッチングの深さを有するようにする。【解決手段】ゲート絶縁膜30のパターンを、部分によって厚さが異なる感光膜パターンPRを用いて形成し、感光膜パターンPRを用いたエッチング過程で半導体層40、接触層50、データ配線、保護絶縁膜70及び画素電極82のパターンの少なくともいずれか一つと共に形成する液晶表示装置用薄膜トランジスタ基板の製造方法。
請求項（抜粋）：
画面表示部と周辺部とを含む絶縁基板の上に前記画面表示部のゲート線及びゲート電極と前記周辺部のゲートパッドとを含むゲート配線を形成する段階、前記ゲートパッドの少なくとも一部分は覆わず、前記画面表示部の前記基板と前記ゲート配線とを覆うゲート絶縁膜パターンを形成する段階、前記ゲート絶縁膜パターンの上に半導体層パターンを形成する段階、前記半導体層パターンの上に接触層パターンを形成する段階、前記接触層パターンの上に前記画面表示部のデータ線、ソース電極及びドレーン電極と前記周辺部のデータパッドとを含むデータ配線を形成する段階、前記データ配線の上に保護絶縁膜パターンを形成する段階、前記ドレーン電極と連結される画素電極を形成する段階を含み、前記ゲート絶縁膜パターンは、部分によって厚さが異なる感光膜パターンを用いて形成し、前記感光膜パターンを用いたエッチング過程で前記半導体層パターン、前記接触層パターン、前記データ配線、前記保護絶縁膜パターン及び前記画素電極の中の少なくともいずれか一つと共に形成する液晶表示装置用薄膜トランジスタ基板の製造方法。
IPC (4件)：
H01L 21/3065
, G02F 1/1365
, H01L 29/786
, H01L 21/336
H01L 21/302 J
, G02F 1/136 500
, H01L 29/78 612 D
, H01L 29/78 612 B
