特許

J-GLOBAL ID：200903004306115210

半導体装置およびその製造方法

発明者： 井上 晋
出願人/特許権者： セイコーエプソン株式会社
代理人 (4件)： 布施 行夫 ,  大渕 美千栄 ,  伊奈 達也 ,  竹腰 昇
公報種別：公開公報
出願番号（国際出願番号）：特願2005-374503
公開番号（公開出願番号）：特開2007-180137
出願日： 2005年12月27日
公開日（公表日）： 2007年07月12日
要約：

【課題】膜質が向上したゲート絶縁層を有するMISトランジスタを含む、半導体装置を提供する。【解決手段】本発明にかかる半導体装置は、半導体層10と、半導体層の上方に設けられたゲート絶縁層20と、ゲート絶縁層の上方に設けられたゲート電極22と、半導体層に設けられたソース領域およびドレイン領域26と、を含み、ゲート絶縁層は、シリコンと、窒素と、重水素とを含有する第1の層20aを含む。【選択図】図1

請求項（抜粋）：

半導体層と、 前記半導体層の上方に設けられたゲート絶縁層と、 前記ゲート絶縁層の上方に設けられたゲート電極と、 前記半導体層に設けられたソース領域およびドレイン領域と、を含み、 前記ゲート絶縁層は、シリコンと、窒素と、重水素とを含有する第1の層を含む、半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 21/283

FI (2件)：

H01L29/78 301G ,  H01L21/283 C

Fターム (39件)：

4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104CC05 ,  4M104DD78 ,  4M104DD88 ,  4M104EE03 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG08 ,  5F140AA03 ,  5F140AA19 ,  5F140AA24 ,  5F140BD02 ,  5F140BD04 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BD17 ,  5F140BE09 ,  5F140BE10 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BF10 ,  5F140BF17 ,  5F140BF21 ,  5F140BF30 ,  5F140BG08 ,  5F140BG28 ,  5F140BG30 ,  5F140BH15 ,  5F140BH18 ,  5F140BK02 ,  5F140BK12

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-310087   出願人：大見忠弘