特許
J-GLOBAL ID：200903004367644576

半導体装置とその製造方法

発明者：
小島 芳和

小島 芳和 について


出願人/特許権者：
セイコー電子工業株式会社

セイコー電子工業株式会社 について


代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-097227
公開番号（公開出願番号）：特開平8-293598
出願日： 1995年04月21日
公開日（公表日）： 1996年11月05日
要約：
【要約】【構成】 例えばP型半導体基板上のNMOSトランジスタのチャネル領域をP型半導体基板の表面濃度で決まる第1の不純物濃度のチャネル領域104と不純物導入用マスクのパターン106によって選択された領域に不純物をイオン打ち込み等で導入する事によって決まる第2の不純物濃度のチャネル領域105を設ける。さらに第1の不純物濃度のチャネル領域104と第2の不純物濃度のチャネル領域105は複数の平面的形状に分割する。【効果】 上記の様に同一のMOSトランジスタのチャネル領域を複数の不純物濃度の複数の平面的形状の領域で構成し、さらに第1の不純物濃度の領域と第2の不純物濃度の領域の平面的な面積比に応じてMOSトランジスタのしきい値電圧を所望の値に設定する事ができ、低コストでより高性能な半導体集積回路装置を実現する。
請求項（抜粋）：
基板表面の第1導電型の半導体領域に互いに離れ設けられた第2導電型のソース・ドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域であるチャネル領域と、前記チャネル領域に平面的に分割されて設けられた閾値制御のための複数のチャネル不純物領域と、前記チャネル領域の上にゲート絶縁膜を介して設けられたゲート電極とから成る絶縁ゲート電界効果型トランジスタ(MISFET)を設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088
FI (2件)：
H01L 29/78 301 H ,  H01L 27/08 102 B
引用特許：
審査官引用 (23件)
  • 特開平3-218070
  • 特開平4-127570
  • 特開平1-278072
全件表示

前のページに戻る

TOP

BOTTOM