強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：吉田稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-277465
公開番号（公開出願番号）：特開平11-121509
出願日： 1997年10月09日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】強誘電体メモリチップの特性を損なうことなく、この強誘電体メモリチップと所望の接続対象物との電気的導通を図れるようにする。【解決手段】強誘電体メモリチップ3と所望の接続対象物2,4との電気的導通構造において、上記強誘電体メモリチップ3の電極パッド30,31に金製バンプ30a,30bを形成し、この金製バンプ30a,30bと上記接続対象物2,4の端子20,40と金製部材5,7を介して接続した。また半導体装置1において、このような電気的導通構造を有する採用する。好ましくは、上記金製部材5,7は、金線ワイヤ5または圧縮変形可能な金製のスタッドバンプ7であり、上記強誘電体メモリチップ3の金製バンプ形成面3aと、上記接続対象物の端子形成面4aとを、エポキシ系またはフェノール系などの樹脂製の接着剤6によって接合する。上記接続対象物2,4としては、強誘電体メモリチップを含む半導体チップ4、または樹脂製あるいは金属製の基板2を採用する。

請求項（抜粋）：

強誘電体メモリチップと所望の接続対象物との電気的導通構造であって、上記強誘電体メモリチップの電極パッドに金製バンプが形成されているとともに、この金製バンプが上記接続対象物の端子と金製部材を介して接続されていることを特徴とする、強誘電体メモリチップの電気的導通構造。

IPC (5件)：

H01L 21/60 311 , H01L 21/60 301 , H01L 25/065 , H01L 25/07 , H01L 25/18

FI (3件)：

H01L 21/60 311 Q , H01L 21/60 301 A , H01L 25/08 B

引用特許：

審査官引用 (2件)

特開昭51-102566
高密度実装方法
公報種別：公開公報出願番号：特願平6-120493 出願人：ソニー株式会社

前のページに戻る