特許

J-GLOBAL ID：200903061614253694

高密度実装方法

発明者： 富高 忠房 ,  池田 裕明 ,  谷口 芳邦 ,  瀬沼 俊隆 ,  内田 滋 ,  高田 信司 ,  水嶋 康雅 ,  大賀 典雄
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平6-120493
公開番号（公開出願番号）：特開平7-307437
出願日： 1994年05月10日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】 半導体素子を高実装密度で実装する。【構成】 半導体素子11のピン配列及び半導体素子12が重ねられた時には、それぞれの半導体素子のピン配列が同一位置に配設されるようにする。

請求項（抜粋）：

複数の半導体素子を実装する高密度実装方法において、上記複数の半導体素子のそれぞれの配線は、他の半導体素子の配線と重なるように形成され、上記複数の半導体素子が重ねられると、上記複数の半導体素子のピン配列が同一位置に配設されることを特徴とする高密度実装方法。

IPC (3件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

引用特許：

審査官引用 (5件)

• 特開平4-116860
  
• 特開平4-061152
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-086460   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社, 株式会社日立マイコンシステム, 日立東部セミコンダクタ株式会社
• 特開平4-116860
  
• 特開平4-061152