特許
J-GLOBAL ID:200903004459897195

液晶表示装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 服部 雅紀
公報種別:公開公報
出願番号(国際出願番号):特願平8-309472
公開番号(公開出願番号):特開平9-171197
出願日: 1996年11月20日
公開日(公表日): 1997年06月30日
要約:
【要約】【課題】 写真工程を減らして生産性を向上させる液晶表示装置の製造方法を提供する。【解決手段】 1次写真工程でTFT部C及びパッド部Dの基板20上に第1金属膜22及び第2金属膜24が順次に積層されてなるゲート電極及びゲート電極パッドを形成する段階と、基板20の全面に絶縁膜26を形成する段階と、2次写真工程でTFT部Cの絶縁膜26上に半導体膜パターンを形成する段階と、3次写真工程でTFT部Cに第3金属膜からなるソース電極32a及びドレイン電極32bを形成する段階と、4次写真工程でソース電極32a及びドレイン電極32bの形成された基板上にドレイン電極32bの一部とゲートパッドの一部を露出させる保護膜パターン34を形成する段階と、5次写真工程を用いて基板上にドレイン電極32bと連結されゲートパッドと連結された画素電極36を形成する段階とを含む。
請求項(抜粋):
1次写真工程を用いてTFT部及びパッド部の基板上に第1金属膜及び第2金属膜が順次に積層されてなるゲート電極及びゲートパッドをそれぞれ形成する段階と、ゲート電極及びゲートパッドの形成された前記基板の全面に絶縁膜を形成する段階と、2次写真工程を用いてTFT部の前記絶縁膜上に半導体膜パターンを形成する段階と、3次写真工程を用いてTFT部に第3金属膜からなるソース電極及びドレイン電極を形成する段階と、4次写真工程を用いてソース電極及びドレイン電極の形成された前記基板上に、前記ドレイン電極の一部とゲートパッドの一部を露出させる保護膜パターンを形成する段階と、5次写真工程を用いて保護膜パターンの形成された前記基板上に、前記ドレイン電極と連結され、前記ゲートパッドと連結された画素電極を形成する段階とを含むことを特徴とする液晶表示装置の製造方法。
IPC (2件):
G02F 1/136 500 ,  G02F 1/1343
FI (2件):
G02F 1/136 500 ,  G02F 1/1343
引用特許:
審査官引用 (17件)
全件表示

前のページに戻る