特許
J-GLOBAL ID:200903004497896640

液晶表示装置および携帯端末

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2000-254335
公開番号(公開出願番号):特開2002-072233
出願日: 2000年08月24日
公開日(公表日): 2002年03月12日
要約:
【要約】【課題】薄型化、小面積化、狭額縁化を実現できる液晶表示装置およびこれを用いた携帯端末を提供する。【解決手段】複数の画素が行列状に配置され、スイッチング素子として薄膜トランジスタを有する画素部12が形成された第1の基板16と、第1の基板に対向して配置された第2の基板62と、第1および第2の基板(61,62)の間に保持された液晶組成物63を有する液晶表示装置であって、画素部12に対して画素信号を書き込むための周辺回路のうち少なくとも一部の周辺回路(13,14)が、第1の基板上に薄膜トランジスタで構成され、周辺回路のうち残りの部分の周辺回路(23,24,25)が、半導体チップで構成されており、半導体チップの少なくとも一部が、薄膜トランジスタで構成された周辺回路領域(13,14)と重なるように、半導体チップが第1の基板上に配置されている。
請求項(抜粋):
複数の画素が行列状に配置されており、スイッチング素子として薄膜トランジスタを有する画素部が形成された第1の基板と、前記第1の基板に対向して配置された第2の基板と、前記第1の基板と前記第2の基板との間に保持された液晶組成物を有する液晶表示装置であって、前記画素部に対して画素信号を書き込むための周辺回路のうち少なくとも一部の周辺回路が、前記第1の基板上に薄膜トランジスタで構成され、前記周辺回路のうち残りの部分の周辺回路が、半導体チップで構成されており、前記半導体チップの少なくとも一部が、前記薄膜トランジスタで構成された前記周辺回路領域と重なるように、前記半導体チップが前記第1の基板上に配置されている液晶表示装置。
IPC (2件):
G02F 1/1345 ,  G02F 1/133 550
FI (2件):
G02F 1/1345 ,  G02F 1/133 550
Fターム (18件):
2H092GA33 ,  2H092GA41 ,  2H092GA43 ,  2H092GA59 ,  2H092GA63 ,  2H092JA25 ,  2H092JA26 ,  2H092KA04 ,  2H092NA25 ,  2H092PA06 ,  2H093NA16 ,  2H093NC02 ,  2H093NC05 ,  2H093NC10 ,  2H093NC12 ,  2H093NC34 ,  2H093ND42 ,  2H093NE07
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る