特許
J-GLOBAL ID：200903004519919720
固体撮像装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小笠原 史朗
公報種別：公開公報
出願番号（国際出願番号）：特願2005-077262
公開番号（公開出願番号）：特開2006-261414
出願日： 2005年03月17日
公開日（公表日）： 2006年09月28日
要約：
【課題】 CMOSロジックプロセスを適用して同一基板上に画素部および周辺回路部に含まれるトランジスタを同時に形成しても画像欠陥の発生を十分に抑制でき、しかも画素の微細化にも対応できる、画像特性に優れた固体撮像装置およびその製造方法を提供する。【解決手段】 画素部7と、画素部7の周囲に配置された周辺回路部19とが同一基板上に形成された固体撮像装置である。各画素は、第1および第2のトランジスタを含み、周辺回路部19は、複数の第3のトランジスタを含む。少なくとも、第1のトランジスタを構成する転送ゲート電極23a下および第2のトランジスタを構成するゲート電極23b下の残留応力は、37MPa以下である。【選択図】 図1
請求項（抜粋）：
複数の画素が二次元状に配置された画素部と、前記画素部の周囲に配置された周辺回路部とが同一半導体基板上に形成された固体撮像装置であって、
各前記画素は、
前記半導体基板の主面にゲート絶縁膜を介して形成された転送ゲート電極と、
前記転送ゲート電極に隣接する前記半導体基板の主面に形成され、入射光量に応じた電荷を蓄積する第1の拡散層と、
前記第1の拡散層とは反対側における前記転送ゲート電極に隣接する前記半導体基板の主面に形成された第2の拡散層とを有する第1のトランジスタおよび、
前記半導体基板の主面に前記ゲート絶縁膜を介して形成された第1のゲート電極と、
前記第1のゲート電極に隣接する前記半導体基板の主面に形成された第3および第4の拡散層とを有する第2のトランジスタを備え、
前記周辺回路部は、
前記半導体基板の主面に前記ゲート絶縁膜を介して形成された第2のゲート電極と、
前記第2のゲート電極に隣接する前記半導体基板の主面に形成された第5および第6の拡散層とを有する第3のトランジスタを複数備え、
少なくとも前記転送ゲート電極下および前記第1のゲート電極下の残留応力は、37MPa以下であることを特徴とする、固体撮像装置。
IPC (2件)：
FI (3件)：
H01L27/14 A
, H04N5/335 E
, H04N5/335 U
4M118AB01
, 4M118BA14
, 4M118CA02
, 4M118CA03
, 4M118EA01
, 4M118EA14
, 4M118EA15
, 4M118FA06
, 4M118FA08
, 4M118FA27
, 4M118FA28
, 4M118FA33
, 5C024CX21
, 5C024CY47
, 5C024GX03
, 5C024GX16
, 5C024GY39
, 5C024HX01
, 5C024HX17
, 5C024HX40
, 5C024HX41
