コンピュータ・システムの2つのバス間のブリッジ回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：合田潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-298526
公開番号（公開出願番号）：特開平8-235103
出願日： 1995年11月16日
公開日（公表日）： 1996年09月13日
要約：

【要約】【課題】 ISAバスとPCIバスを有するコンピュータ・システムに、ブリッジ上のPCIスレーブによって実行される特定の埋め込み機能を有するPCI-ISAブリッジを設ける。【解決の手段】このブリッジを低速CMOS技術で実現するために、PCI制御信号をブリッジ上でラッチする。ブリッジ上のPCIスレーブは、このラッチ動作が原因でPCIバス・プロトコルを満たすのに十分な早さでPCIバス上の制御信号に応答できないので、ブリッジに論理デバイスを設ける。この論理デバイスは、PCIバス上で転送されるラッチされないマスタ・スレーブ制御信号を監視し、適切な状況で、通常はPCIスレーブが駆動するはずであるが、PCIバス・プロトコルを満たすのに必要な時間内に駆動できないPCIバス上の制御信号を(PCIバス・プロトコルによって指定された時間内で)駆動する。

請求項（抜粋）：

第1バスと、マスタ・スレーブ制御信号を転送し、指定されたバス・プロトコルを有する第2バスと、第2バスに結合された少なくとも1つのマスタと、第1バスおよび第2バスをインターフェースするために第1バスと第2バスとの間に結合されたブリッジとを含み、前記ブリッジが、ラッチされたマスタ・スレーブ制御信号を転送する、内部でラッチされる第3バスと、少なくとも1つのスレーブと、第2バスと第3バスとの間に結合され、第2バスから受け取るマスタ・スレーブ制御信号と第3バスから受け取るラッチされたマスタ・スレーブ制御信号とをラッチするラッチと、第2バスと第3バスとの間に結合され、第2バス上の制御信号の状態を監視し、監視される制御信号の特定の所定の状態に応答して、バス・プロトコルに従って第2バス上の制御信号のうちの少なくとも1つを駆動する、論理デバイスとを含む、コンピュータ・システム。

引用特許：

審査官引用 (1件)

計算機システム
公報種別：公開公報出願番号：特願平5-082066 出願人：富士ゼロックス株式会社

前のページに戻る