特許

J-GLOBAL ID：200903004769075802

イオン注入によるトレンチ内の自己整合された差別的酸化

発明者： カール リクテンバーガー ,  フレデリック ピー ギルズ ,  クリスティアーナ ユエ ,  カイル ターリル ,  モハメド エヌ ダーウィッシュ ,  ディーバ パッタナヤク ,  カン ホン ルイ ,  ロバート ス ,  クオ イン チェン
出願人/特許権者： シリコニックス・インコーポレイテッド
代理人 (9件)： 中村 稔 ,  大塚 文昭 ,  熊倉 禎男 ,  宍戸 嘉一 ,  今城 俊夫 ,  小川 信夫 ,  村社 厚夫 ,  西島 孝喜 ,  箱田 篤
公報種別：公開公報
出願番号（国際出願番号）：特願2003-179389
公開番号（公開出願番号）：特開2004-031963
出願日： 2003年06月24日
公開日（公表日）： 2004年01月29日
要約：

【課題】MOSFETにおける、ゲートとN-エピ層との間に大きな重なり領域の形成を避けることによって、薄いゲート絶縁体の一部にドレイン動作電圧を作用させない。【解決手段】本発明によると、半導体基板内にトレンチを設けることによって、トレンチMOSFETが形成される。トレンチの側壁又は該トレンチの底部のいずれかの一部に注入種が注入される。次に、絶縁層がトレンチの底部及び側壁に重なる状態で成長される。絶縁層がトレンチの側壁よりも速く該トレンチの底部上に成長するように、注入種が選択され、該トレンチの側壁よりも厚い絶縁層が該トレンチの底部にもたらされる。【選択図】 図5A

請求項（抜粋）：

トレンチMOSFETを製造する方法であって、 半導体基板を設け、 側壁及び底部を含むトレンチを前記基板内に形成し、 前記トレンチの前記底部の少なくとも一部に第1の注入種を注入し、 前記トレンチの前記底部及び側壁に重なる絶縁層を付着させる、 段階を含み、 前記絶縁層が前記側壁より速く前記トレンチの前記底部上に成長するように、前記第1の注入種が選択されることを特徴とする方法。

IPC (3件)：

H01L21/336 ,  H01L21/265 ,  H01L29/78

FI (4件)：

H01L29/78 658E ,  H01L29/78 652K ,  H01L29/78 653A ,  H01L21/265 R

引用特許：

審査官引用 (4件)

• 改良された低電圧パワーMOSFET素子およびその製造処理
  公報種別：公開公報   出願番号：特願2001-105673   出願人：インターナショナル・レクチファイヤー・コーポレーション
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-184521   出願人：日本電気株式会社
• トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型MISデバイスの製造方法
  公報種別：公開公報   出願番号：特願2001-172348   出願人：シリコニックス・インコーポレイテッド
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-225054   出願人：株式会社東芝