特許
J-GLOBAL ID：200903004817245570
半導体集積回路のレイアウト方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-357250
公開番号（公開出願番号）：特開2001-176972
出願日： 1999年12月16日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 コンピュータを使用した半導体集積回路のレイアウト方法において、短い配線を優先させ、電気的特性の悪化を防ぐと共に、未配線を減少させる。【解決手段】 配線すべき端子間の配線経路の長さを求める第1のステップと、その端子間の離間距離を求める第2のステップと、離間距離と配線経路長を比較し配線経路長が離間距離のある定数倍以下になった場合にその配線経路を採用する第3のステップとを有し、採用した配線経路に従って配線することにより、短い配線を優先的に配線し、迂回配線を減少させる。また、全ての配線が完了しなければ、離間距離と配線経路長との関係を決めるある定数を、段階的に増加させながら動作を繰り返して、全ての配線を行う。
請求項（抜粋）：
配線すべき端子間の配線経路の長さを求める第1のステップと、その端子間の離間距離を求める第2のステップと、前記配線経路長が前記離間距離のある定数倍以下になった場合にその配線経路を採用する第3のステップとを有し、採用した配線経路に従って配線することを特徴とする半導体集積回路のレイアウト方法。
IPC (2件)：
FI (2件)：
H01L 21/82 C
, G06F 15/60 658 F
5B046AA08
, 5B046BA06
, 5F064DD25
, 5F064EE02
, 5F064EE03
, 5F064EE08
, 5F064EE13
, 5F064EE15
, 5F064EE22
, 5F064EE47
, 5F064EE57
, 5F064EE58
, 5F064HH06
