特許
J-GLOBAL ID：200903004852870479
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-287436
公開番号（公開出願番号）：特開平6-139799
出願日： 1992年10月26日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】LSIに内蔵するブロック消去機能を持つEEPROMについて使用者が意図した通り選択的にブロック消去が可能か否かをテストする際、選択ブロックのみが消去動作を行っているか否かをチップ外部で正確に検出でき、テストを容易化し、テスト時間を著しく短縮し、テストコストの増大を抑制する。【構成】全メモリ領域が複数ブロックに分割され、複数バイト単位で消去を行うことが可能なブロック消去機能を持つEEPROMを内蔵するLSIにおいて、メモリセルアレイ10の各ブロック10a〜10nの消去信号をそれぞれ取り出すための複数本の消去信号線13a〜13nと、この各消去信号線のうちの1本もしくは複数本の信号を選択して出力するマルチプレクサ15と、このマルチプレクサから出力する信号をチップ外部へ出力するための出力回路16とを具備することを特徴とする。
請求項（抜粋）：
全メモリ領域が複数ブロックに分割され、複数バイト単位で消去を行うことが可能なブロック消去機能を持つEEPROMと、このEEPROMのメモリセルアレイの各ブロックの消去信号をそれぞれ取り出すための複数本の信号線と、この各信号線のうちの1本もしくは複数本の信号を選択して出力するマルチプレクサと、このマルチプレクサから出力する信号を集積回路チップ外部へ出力するための出力回路とを具備することを特徴とする半導体集積回路。
IPC (3件)：
G11C 29/00 303
, G11C 11/406
, G11C 16/06
G11C 11/34 363 K
, G11C 17/00 309 E
