特許
J-GLOBAL ID：200903004872350765
フォトマスク及びその製造方法、並びにそのフォトマスクを用いた半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平10-245367
公開番号（公開出願番号）：特開2000-075467
出願日： 1998年08月31日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 CMOSロジック集積回路のように、粗密があるパターンをドライエッチングで加工したときのマイクロローディング効果を軽減するフォトマスクの製造方法を提供する。【解決手段】 まず、フォトマスクパターン全体の設計データを縦及び横にマス目状の小領域のパターンデータに分割し、さらにそれぞれの小領域毎に、パターンの占有面積率を求める。一方で、占有面積率と実際にエッチングなどで得られた加工寸法との関数を求めておき、それと求めた占有面積率に基づいて、半導体基板上に実際に加工されるパターン寸法を予想する。次に、予想結果に基づいて小領域毎に、フォトマスクパターンの設計データに補正量を与え、最後に補正した小領域設計データを合成する。これによって、パターン密度に応じた精密な寸法補正が可能となり、粗密による寸法ばらつきを防止できる。
請求項（抜粋）：
投影光学系を介して、加工対象にパターン転写を行うために使用するフォトマスクの製造方法であって、フォトマスクパターンの設計データを抽出する工程と、前記フォトマスクパターンの設計データを小領域パターンデータに分割する工程と、前記小領域毎に、前記小領域の面積に対するパターンの面積が占める割合を求める工程と、前記パターン面積が占める割合に基づいて、前記加工対象上に実際に加工されるパターン寸法を予想する工程と、前記予想結果に基づいて前記小領域毎に、前記フォトマスクパターンの設計データに補正量を与える工程と、前記小領域毎に前記補正量を与えた設計データを合成する工程とを含むことを特徴とするフォトマスクの製造方法。
IPC (2件)：
FI (2件)：
G03F 1/08 A
, H01L 21/30 502 P
2H095BA01
, 2H095BB02
, 2H095BB36
