特許
J-GLOBAL ID:200903004879191654
半導体装置及びその作製方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2004-056931
公開番号(公開出願番号):特開2004-282063
出願日: 2004年03月01日
公開日(公表日): 2004年10月07日
要約:
【課題】 本発明では、基板上に半導体素子を含む素子形成層または基板上に集積回路を含む素子形成層を基板から引き剥がした後、別の基板上に貼り付ける場合において、基板と素子形成層との密着性が制御可能な転写工程を含む半導体装置の作製方法及びこの方法を用いて作成した半導体装置を提供する。【解決手段】 本発明では、基板(第1の基板ともいう)上に形成される半導体素子と基板との間に密着性の高い材料からなる接着体を形成する。あるいは、基板上に形成される複数の半導体素子で形成された集積回路と基板との間に密着性の高い材料からなる接着体を形成する。これによって、半導体素子または集積回路の作製中に、基板から半導体素子または集積回路が剥離するのを防ぎ、半導体素子または集積回路を形成した後、接着剤を除去することにより、基板からの半導体素子または集積回路の剥離を容易にすることができる。【選択図】 図1
請求項(抜粋):
第1の基板上に金属層を形成し、
前記金属層上の一部に接着体を形成し、
前記金属層および前記接着体を覆って酸化物層を形成し、
前記酸化物層上に半導体素子を形成し、
前記接着体を除去することを特徴とする半導体装置の作製方法。
IPC (4件):
H01L27/12
, H01L21/336
, H01L29/786
, H05B33/14
FI (4件):
H01L27/12 B
, H05B33/14 A
, H01L29/78 627D
, H01L29/78 619A
Fターム (71件):
3K007AB18
, 3K007BA06
, 3K007BA07
, 3K007BB07
, 3K007CA06
, 3K007DB03
, 3K007FA00
, 3K007GA00
, 5F110AA16
, 5F110BB01
, 5F110BB03
, 5F110BB04
, 5F110BB05
, 5F110CC02
, 5F110DD01
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD30
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE09
, 5F110EE14
, 5F110EE15
, 5F110EE23
, 5F110EE38
, 5F110FF02
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG33
, 5F110GG44
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN35
, 5F110NN36
, 5F110PP01
, 5F110PP03
, 5F110PP04
, 5F110PP05
, 5F110PP06
, 5F110PP10
, 5F110PP13
, 5F110PP29
, 5F110PP34
, 5F110PP35
, 5F110QQ04
, 5F110QQ11
, 5F110QQ16
, 5F110QQ19
, 5F110QQ23
, 5F110QQ24
, 5F110QQ25
, 5F110QQ28
引用特許:
前のページに戻る