特許

J-GLOBAL ID：200903004999981128

半導体装置の製造方法

発明者： 松 森 久 和
出願人/特許権者： 株式会社東芝
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2007-123270
公開番号（公開出願番号）：特開2008-282852
出願日： 2007年05月08日
公開日（公表日）： 2008年11月20日
要約：

【課題】デュアルダマシン加工プロセスにおいて、配線の信頼性を向上させ、かつ、トレンチ幅の拡大を防ぐ。【解決手段】第1金属配線103上に層間絶縁膜105を形成し、前記層間絶縁膜105にビアホールをする。前記ビアホール内の側壁に第1バリアメタル109を形成し、前記第1バリアメタル109が形成されたビアホール内に有機膜を形成する。前記有機膜を所定の位置までエッチバックした後、当該エッチバックによって露出された前記第1バリアメタル109を有機膜をマスクとしてエッチングする。前記層間絶縁膜105を所定の位置までエッチングし、トレンチ溝を形成する。前記ビアホール内に残存する有機膜110を除去し、当該ビアホール内の前記第1バリアメタル109上及び前記トレンチ溝の側壁に第2バリアメタル113を形成する。前記第2バリアメタル113が形成された前記ビアホール及び前記トレンチ溝内に第2金属配線115を形成する。【選択図】図13

請求項（抜粋）：

半導体基板上に形成された絶縁膜に溝を形成し、当該溝の中に第1金属配線を形成する工程と、 前記絶縁膜及び前記第1金属配線上に層間絶縁膜を形成する工程と、 前記層間絶縁膜をエッチングすることによってビアホールを形成する工程と、 前記ビアホール内の側壁に第1バリアメタルを形成する工程と、 前記第1バリアメタルが形成されたビアホール内に有機膜を形成する工程と、 前記有機膜を所定の位置までエッチバックした後、当該エッチバックによって露出された前記第1バリアメタルをエッチングする工程と、 前記層間絶縁膜を所定の位置までエッチングし、前記ビアホール上部と一体となるトレンチ溝を形成する工程と、 前記ビアホール内に残存する有機膜を除去した後、当該ビアホール内の前記第1バリアメタル上及び前記トレンチ溝の側壁に第2バリアメタルを形成する工程と、 前記第2バリアメタルが形成された前記ビアホール及び前記トレンチ溝内に第2金属配線を形成する工程と、を具備したことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 23/522

FI (1件)：

H01L21/90 B

Fターム (34件)：

5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ93 ,  5F033RR01 ,  5F033RR04 ,  5F033RR21 ,  5F033RR23 ,  5F033RR25 ,  5F033SS04 ,  5F033TT02 ,  5F033TT04 ,  5F033XX00 ,  5F033XX28

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2004-177258   出願人：NECエレクトロニクス株式会社