特許
J-GLOBAL ID：200903033391783757

半導体装置及びその製造方法

発明者：
曽祢 修次

曽祢 修次 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-177258
公開番号（公開出願番号）：特開2006-005010
出願日： 2004年06月15日
公開日（公表日）： 2006年01月05日
要約：
【課題】 多孔質絶縁膜を含む層間絶縁膜の誘電率を実効的に低減させ、微細で高信頼性のダマシン配線を有する半導体装置の実用化を容易にする。【解決手段】 下層配線1上に多孔質の第1低誘電率膜2bを含む第1層間絶縁膜2が形成され、第1層間絶縁膜2に設けられたビアホール3内にその側壁に設けられた第1側壁保護膜4を介して第1バリア層5およびビアプラグ6が形成される。同様に、多孔質の第2低誘電率膜7bを含む第2層間絶縁膜7のトレンチ8内にその側壁に設けられた第2側壁保護膜9を介して第2バリア層10および上層配線11が形成される。ここで、第1側壁保護膜4および第2側壁保護膜9は多孔質の低誘電率膜で成り、その空孔の含有率は30%以下であり、空孔の寸法は2nm以下である。【選択図】 図1
請求項（抜粋）：
素子が形成された半導体基板と 前記半導体基板上に形成され、空孔を含有する多孔質絶縁膜を少なくとも一部に有する層間絶縁膜と、 前記多孔質絶縁膜中および前記層間絶縁膜中に埋め込まれたビアプラグあるいは配線層と、 前記多孔質絶縁膜と前記ビアプラグあるいは配線層の間であって前記ビアプラグあるいは配線層の側壁部に形成された前記多孔質絶縁膜とは異種の空孔を含有する多孔質保護絶縁膜と、 を備えることを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 23/522
FI (1件)：
H01L21/90 J
Fターム (38件)：
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK09 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033TT06 ,  5F033TT07 ,  5F033WW01 ,  5F033WW02 ,  5F033WW04 ,  5F033XX17 ,  5F033XX31
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM