特許
J-GLOBAL ID：200903005001716686

セレクタ回路およびそれを用いた電子機器

発明者：
爲我井 洋一

爲我井 洋一 について

, 
横溝 伊知郎

横溝 伊知郎 について

, 
中原 宏徳

中原 宏徳 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 森下 賢樹
公報種別：公開公報
出願番号（国際出願番号）：特願2007-275084
公開番号（公開出願番号）：特開2009-106058
出願日： 2007年10月23日
公開日（公表日）： 2009年05月14日
要約：
【課題】電圧降下を低減する。【解決手段】セレクタ回路100は、出力端子106から第1入力電圧Vdc1、第2入力電圧Vdc2のいずれかを出力する。第1トランジスタM1、第2トランジスタM2は、第1入力端子102と出力端子106の間に直列に設けられる。第3トランジスタM3、第4トランジスタM4は、第2入力端子104と出力端子106の間に直列に設けられる。制御部10は、第1トランジスタM1〜第4トランジスタM4のオン、オフを制御する。第1トランジスタM1、第2トランジスタM2それぞれのバックゲートを、第1トランジスタM1の少なくとも一つのボディダイオードの向きが、第2トランジスタM2の少なくとも一つのボディダイオードの向きと反対となるように接続する。第3トランジスタM3、第4トランジスタM4のバックゲートも同様に接続する。【選択図】図1
請求項（抜粋）：
外部から第1入力電圧が入力される第1入力端子と、 外部から第2入力電圧が入力される第2入力端子と、 前記第1、第2入力電圧のいずれかを出力する出力端子と、 前記第1入力端子と前記出力端子の間に直列に設けられた第1、第2MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と、 前記第2入力端子と前記出力端子の間に直列に設けられた第3、第4MOSFETと、 前記第1、第2MOSFETの組および第3、第4MOSFETの組のオン、オフを制御する制御部と、 を備え、 前記第1、第2MOSFETそれぞれのバックゲートを、前記第1MOSFETの少なくとも一つのボディダイオードの向きが、前記第2MOSFETの少なくとも一つのボディダイオードの向きと反対となるように接続し、 前記第3、第4MOSFETそれぞれのバックゲートを、前記第3MOSFETの少なくとも一つのボディダイオードの向きが、前記第4MOSFETの少なくとも一つのボディダイオードの向きと反対となるように接続したことを特徴とするセレクタ回路。
IPC (6件)：
H02J 1/00 ,  H02J 7/00 ,  H02H 3/24 ,  H02H 3/20 ,  H02H 7/18 ,  H02H 7/20
FI (8件)：
H02J1/00 304E ,  H02J7/00 303A ,  H02J1/00 309H ,  H02H3/24 A ,  H02H3/20 A ,  H02J7/00 S ,  H02H7/18 ,  H02H7/20 A
Fターム (20件)：
5G004DC13 ,  5G053AA09 ,  5G053AA12 ,  5G053BA04 ,  5G053CA01 ,  5G053EC02 ,  5G065BA01 ,  5G065BA06 ,  5G065CA01 ,  5G065CA05 ,  5G065DA02 ,  5G065EA04 ,  5G065GA06 ,  5G065HA17 ,  5G503AA01 ,  5G503BA01 ,  5G503BB01 ,  5G503FA16 ,  5G503GA01 ,  5G503GA12
引用特許：
出願人引用 (3件) 審査官引用 (1件)
  • 電源切り換え装置
    公報種別：公開公報   出願番号：特願2003-348055   出願人：セイコーエプソン株式会社

前のページに戻る

TOP

BOTTOM