特許
J-GLOBAL ID：200903005004744095
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-111369
公開番号（公開出願番号）：特開2000-307117
出願日： 1999年04月19日
公開日（公表日）： 2000年11月02日
要約：
【要約】【課題】 SOI型半導体装置において、高電流駆動力化と短チャネル効果抑制を目的とする。【解決手段】 SOI型半導体装置において、埋め込み絶縁層の下部に電極を設け、MOSトランジスタの下部にも電極を有する、ダブルゲート構造にした。
請求項（抜粋）：
半導体基板内に形成した埋め込み絶縁層によって素子の形成される主面部分を絶縁分離したSOI型半導体装置において、前記埋め込み絶縁層の上部にMOSトランジスタを有し、前記MOSトランジスタの周囲に深さ方向で前記埋め込み絶縁層に接する厚さを持つ素子分離絶縁膜を有し、前記埋め込み絶縁層の下部に埋め込み電極を有し、前記MOSトランジスタのゲート電極と前記埋め込み電極が平面的に重なりを有していることを特徴とする半導体装置。
IPC (3件)：
H01L 29/786
, H01L 21/336
, H01L 27/12
H01L 29/78 616 N
, H01L 27/12 C
