特許
J-GLOBAL ID:200903005130580251

同期制御方法および主記憶共有型並列プロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 誠
公報種別:公開公報
出願番号(国際出願番号):特願平8-342906
公開番号(公開出願番号):特開平10-187634
出願日: 1996年12月24日
公開日(公表日): 1998年07月21日
要約:
【要約】【課題】 主記憶共有型並列プロセッサにおけるプロセッサ間の同期処理において、同期による待ち時間を減少させる。【解決手段】 プロセッサから送出される主記憶アクセスリクエストまたはプロセッサ間同期専用制御リクエストは、記憶制御装置5内のリクエストスタック50にスタックされる。スタック50から取り出された同期専用制御リクエストは、デコーダ51によってデコードされる。ANDゲート58は、全てのプロセッサからの同期専用制御リクエストをデコードしたことを検出し、同期完了信号510を出力する。同期完了信号510は、ゲート59、56、ゲート57を介してアウトポインタ55を更新する。スタック50から次のリクエストが取り出され、同期専用制御命令以降の主記憶アクセスリクエストを再開する。
請求項(抜粋):
複数のプロセッサと、該複数のプロセッサによって共有される主記憶装置と、前記複数のプロセッサと主記憶装置間を制御する記憶制御装置とを備えた主記憶共有型並列プロセッサにおいて、前記複数のプロセッサ間の同期制御方法であって、前記各プロセッサが、主記憶アクセスの実行順序を保証するためのプロセッサ間同期専用制御命令を実行したとき、前記記憶制御装置に対してプロセッサ間同期専用制御リクエストを発行し、前記記憶制御装置は、全てのプロセッサからの前記リクエストを検出するまで、前記プロセッサを同期待ちの状態にし、前記プロセッサの前記主記憶装置に対するアクセス処理を停止することを特徴とする同期制御方法。
IPC (3件):
G06F 15/16 350 ,  G06F 15/16 340 ,  G06F 12/06 550
FI (3件):
G06F 15/16 350 W ,  G06F 15/16 340 V ,  G06F 12/06 550 A
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る