特許

J-GLOBAL ID：200903005160039750

マイクロプロセッサ

発明者： ペテル クラップロス ,  フレデリック ザンドヴェルド ,  ヤコブス マリア バッカー ,  ヘラルダス カロルス ファン ロー
出願人/特許権者： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-176887
公開番号（公開出願番号）：特開平7-175780
出願日： 1994年07月28日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 経費を低減し、且つ現在複雑な集積回路の大部分に導入されるいわゆる境界走査規格機能の使用により機能性を充分に改善し得るようにしたマイクロプロセッサを提供せんとするものである。【構成】 マイクロプロセッサはプロセッサ素子、メモリインターフェース素子、IOインターフェース素子、デバッグ保持素子および上述した素子全部を相互接続する内部バスを具える。デバッギングを容易とするために、マイクロプロセッサにおいては、レジスタ処理された境界走査規格(JTAG)インターフェース素子を上記内部バスに取付け、このインターフェース素子は、これにより前記マイクロプロセッサ内の1つ以上の走査チェインをアクセスするとともにこれを前記内部バスに接続された他の素子に対し、内部バスを経てDMA型の交換を制御し得るように配列する。

請求項（抜粋）：

プロセッサ素子、メモリインターフェース素子、IOインターフェース素子、デバッグ保持素子および上述した素子全部を相互接続する内部バスを具えるマイクロプロセッサにおいて、レジスタ処理された境界走査規格(JTAG)インターフェース素子を上記内部バスに取付け、このインターフェース素子は、これにより前記マイクロプロセッサ内の1つ以上の走査チェインをアクセスするとともにこれを前記内部バスに接続された他の素子に対し、内部バスを経てDMA型の交換を制御するように配列したことを特徴とするマイクロプロセッサ。

IPC (3件)：

G06F 15/78 510 ,  G06F 11/28 ,  G06F 11/34

引用特許：

出願人引用 (4件)

• JTAGを用いた高速集積回路試験
  公報種別：公開公報   出願番号：特願平4-105029   出願人：アメリカンテレフォンアンドテレグラフカムパニー
• データ処理装置
  公報種別：公開公報   出願番号：特願平3-306901   出願人：株式会社日立製作所
• 特開昭62-208138
  
• 特開平4-195554
  

審査官引用 (4件)

• JTAGを用いた高速集積回路試験
  公報種別：公開公報   出願番号：特願平4-105029   出願人：アメリカンテレフォンアンドテレグラフカムパニー
• データ処理装置
  公報種別：公開公報   出願番号：特願平3-306901   出願人：株式会社日立製作所
• 特開昭62-208138
  
• 特開平4-195554