半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (4件)：眞鍋潔 , 柏谷昭司 , 渡邊弘一 , 伊藤壽郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-092290
公開番号（公開出願番号）：特開2008-251897
出願日： 2007年03月30日
公開日（公表日）： 2008年10月16日
要約：

【課題】半導体装置の製造方法に関し、ビアホールに於ける肩落ちを低減させる為、トレンチのエッチング加工途中でビアホールの側壁に保護膜を形成するのであるが、その形成工程段階を適切に選定することで、保護対象を有効に保護できるようにする。【解決手段】低誘電率材料であるポーラスシリカからなる絶縁膜14(無機膜)を用いてデュアルダマシン加工方法を実施する場合に於いて、トレンチ24形成のエッチングを行なう際に発生するビアホール23開口エッジの肩落ちを低減させる目的で成膜される側壁保護膜31の被覆性を向上させる為、その成膜を前記エッチングの途中段階で実施する工程が含まれる。【選択図】図4

請求項（抜粋）：

半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に研磨耐性膜を形成する工程と、前記研磨耐性膜上に絶縁膜を形成する工程と、前記絶縁膜及び前記研磨耐性膜を貫通し、前記層間絶縁膜内に達するビアホールを形成する工程と、前記絶縁膜に、前記研磨耐性膜に達するトレンチを形成する工程と、前記トレンチ内壁面及び前記ビアホール内壁面に側壁保護膜を形成する工程と、前記トレンチが形成された絶縁膜をマスクとして、前記層間絶縁膜をエッチングする工程が含まれてなることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 , H01L 21/306

FI (2件)：

H01L21/90 P , H01L21/302 105A

Fターム (47件)：

5F004DA00 , 5F004DA01 , 5F004DA15 , 5F004DA16 , 5F004DA23 , 5F004DA25 , 5F004DA26 , 5F004DB03 , 5F004DB07 , 5F004DB23 , 5F004EA03 , 5F004EA13 , 5F004EA28 , 5F004EB01 , 5F004EB03 , 5F033HH11 , 5F033HH21 , 5F033JJ11 , 5F033JJ21 , 5F033KK11 , 5F033MM02 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033QQ04 , 5F033QQ09 , 5F033QQ11 , 5F033QQ21 , 5F033QQ25 , 5F033QQ28 , 5F033QQ37 , 5F033QQ48 , 5F033QQ60 , 5F033QQ63 , 5F033QQ64 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR09 , 5F033RR21 , 5F033RR29 , 5F033SS15 , 5F033SS21 , 5F033TT07 , 5F033TT08 , 5F033XX14 , 5F033XX28

引用特許：

出願人引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2002-328046 出願人：松下電器産業株式会社

前のページに戻る