特許
J-GLOBAL ID：200903005248415603

電気光学装置及び電子機器

発明者：
石井 達也

石井 達也 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  須澤 修 ,  宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-220687
公開番号（公開出願番号）：特開2009-053479
出願日： 2007年08月28日
公開日（公表日）： 2009年03月12日
要約：
【課題】液晶装置等の電気光学装置において、画素内のTFTにおける光リーク電流の発生を低減する。【解決手段】電気光学装置は、基板(10)と、互いに交差して延在すると共に遮光性の導電膜を夫々含んでなるデータ線(6a)及び走査線(11a)と、データ線及び走査線の交差に対応して設けられた画素電極(9a)と、半導体層(1a)と、半導体層におけるチャネル領域(1a’)にゲート絶縁膜(2)を介して対向するように配置されたゲート電極(3a)と、画素電極に電気的に接続されると共に、半導体層における画素電極側ソースドレイン領域(1e)を覆うように設けられた遮光膜(31a)とを備える。半導体層における第2の接合領域(1c)は、基板上で平面的に見て、データ線及び走査線の交差する交差領域(99cr)内に少なくとも部分的に配置されている。【選択図】図5
請求項（抜粋）：
基板と、 該基板上において、互いに交差して延在すると共に遮光性の導電膜を夫々含んでなるデータ線及び走査線と、 前記データ線及び前記走査線の交差に対応して規定される画素毎に設けられた画素電極と、 前記データ線又は前記走査線の延在方向に沿ったチャネル長を有するチャネル領域、前記データ線に電気的に接続されたデータ線側ソースドレイン領域、前記画素電極に電気的に接続された画素電極側ソースドレイン領域、並びに前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第1の接合領域、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第2の接合領域を有する半導体層と、 前記チャネル領域にゲート絶縁膜を介して対向するように配置されたゲート電極と、 前記画素電極に電気的に接続されると共に、前記画素電極側ソースドレイン領域を覆うように設けられた遮光膜と を備え、 前記第2の接合領域は、前記基板上で平面的に見て、前記データ線及び前記走査線の交差する交差領域内に少なくとも部分的に配置されている ことを特徴とする電気光学装置。
IPC (2件)：
G02F 1/136 ,  H01L 29/786
FI (2件)：
G02F1/1368 ,  H01L29/78 619B
Fターム (46件)：
2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA46 ,  2H092JB23 ,  2H092JB32 ,  2H092JB54 ,  2H092KA04 ,  2H092KA07 ,  2H092KA18 ,  2H092KB04 ,  2H092NA22 ,  2H092PA09 ,  2H092RA05 ,  5F110AA06 ,  5F110AA21 ,  5F110BB02 ,  5F110CC02 ,  5F110DD13 ,  5F110EE02 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110HJ13 ,  5F110HL01 ,  5F110HL02 ,  5F110HL03 ,  5F110HL06 ,  5F110HL08 ,  5F110HL11 ,  5F110HM14 ,  5F110HM15 ,  5F110NN02 ,  5F110NN03 ,  5F110NN44 ,  5F110NN45 ,  5F110NN46 ,  5F110NN48 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ08 ,  5F110QQ11
引用特許：
出願人引用 (3件) 審査官引用 (1件)
  • 電気光学装置
    公報種別：公開公報   出願番号：特願2000-122602   出願人：セイコーエプソン株式会社

前のページに戻る

TOP

BOTTOM