特許

J-GLOBAL ID：200903005255188795

半導体装置およびその製造方法

発明者： 飯塚 祐二 ,  池田 良成
出願人/特許権者： 富士電機デバイステクノロジー株式会社
代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-026410
公開番号（公開出願番号）：特開2009-188176
出願日： 2008年02月06日
公開日（公表日）： 2009年08月20日
要約：

【課題】接合層の耐熱性を向上させつつ、接合材と被接合材の接合界面付近の接合性を向上させること。【解決手段】被接合材である半導体チップ11および配線基板12のそれぞれに金属被膜14を形成する。形成された各金属被膜14の間に金属ロウ材を塗布し、各金属被膜14を溶融して金属ロウ材と一体化することで、半導体チップ11と金属ロウ材、配線基板12と金属ロウ材をそれぞれ液相-固相反応によって接合する。また、金属ロウ材を焼結した焼結層13によって耐熱性が高い接合層を形成する。【選択図】図1

請求項（抜粋）：

金属ロウ材により半導体チップを基板に接合してなる半導体装置において、 前記半導体チップと前記基板との間の接合層には、 前記金属ロウ材の焼結により一体化された焼結層と、 前記金属ロウ材よりも融点が低く、かつ前記半導体チップおよび前記基板の少なくとも一方の接合面に形成された金属被膜と前記金属ロウ材とが界面における固相-液相反応により一体化した反応層と、 が存在することを特徴とする半導体装置。

IPC (1件)：

H01L 21/52

FI (2件)：

H01L21/52 E ,  H01L21/52 G

Fターム (5件)：

5F047BA01 ,  5F047BA14 ,  5F047BA15 ,  5F047BA17 ,  5F047BA19

引用特許：

出願人引用 (1件)

• 半導体素子の実装方法およびその製品
  公報種別：公開公報   出願番号：特願平8-142745   出願人：国際電気株式会社

審査官引用 (1件)

• 相互接続用のナノスケールの金属ペーストおよび使用方法
  公報種別：公表公報   出願番号：特願2006-554151   出願人：バージニアテックインテレクチュアルプロパティーズインコーポレーテッド