特許

J-GLOBAL ID：200903005269709461

半導体記憶装置およびその製造方法

発明者： 山道 新太郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-247589
公開番号（公開出願番号）：特開2000-077621
出願日： 1998年09月01日
公開日（公表日）： 2000年03月14日
要約：

【要約】【課題】 高誘電率膜を用いた薄膜キャパシタのリーク電流の増加が抑制され、トランジスタの閾値電圧を所望の値に制御された半導体記憶装置およびその製造方法を提供することである。【解決手段】 半導体基板上に、トランジスタと、容量絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電体膜から成る薄膜キャパシタが集積化された半導体記憶装置において、該半導体基板と該トランジスタのゲート絶縁膜との界面に自然界に存在する重水素と水素の比率よりも大きな比率で重水素を含有することを特徴とする。

請求項（抜粋）：

半導体基板上に、トランジスタと、容量絶縁膜の一部あるいは全部が高誘電率膜あるいは強誘電体膜から成る薄膜キャパシタが集積化された半導体記憶装置において、前記半導体基板と前記トランジスタのゲート絶縁膜との界面に自然界に存在する重水素と水素の比率よりも大きな比率で重水素を含有することを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

Fターム (7件)：

5F083AD42 ,  5F083GA06 ,  5F083JA13 ,  5F083JA14 ,  5F083JA35 ,  5F083JA40 ,  5F083JA43

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-041160   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-162238   出願人：株式会社東芝