特許

J-GLOBAL ID：200903005284080936

キャッシュ・メモリ制御方法及びキャッシュ・メモリ制御装置

発明者： 松山 英樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-281843
公開番号（公開出願番号）：特開2000-112820
出願日： 1998年10月02日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 プロセッサからのアクセス要求に直ちに応答し、消費電力も削減する。【解決手段】 このキャッシュ・メモリ制御方法は、比較器343〜3410からヒット信号が出力された場合、キャッシュ・メモリ31,情報バッファ421〜424から当該情報を読み出してプロセッサに供給し、ヒット信号が出力されなかった場合、タグをタグ・メモリ321,322から読み出してタグ・バッファ351,352に一時保持する第1の処理と、比較器341,342からヒット信号が出力された場合、キャッシュ・メモリ31から当該情報を読み出してプロセッサに供給し、ヒット信号が出力されなかった場合、アドレス信号ADに基づき主記憶装置から当該情報を読み出し、情報バッファ421〜424及びキャッシュ・メモリ31に一時保持し、バックアップ・バッファ39に情報バッファ421〜424に一時保持した情報のアドレスを一時保持する第2の処理とを有する。

請求項（抜粋）：

プロセッサから要求された情報をキャッシュ・メモリ又は主記憶装置から読み出して前記プロセッサに供給するキャッシュ・メモリ制御方法において、前記キャッシュ・メモリに記憶されている情報に対応したアドレスを構成するタグが記憶されるタグ・メモリと、該タグ・メモリから読み出されたタグが一時保持される少なくとも1個のバッファとを備え、前記プロセッサから供給される、要求する情報に対応したアドレスに基づいて、次に前記プロセッサが要求すると予想される情報に対応したアドレスを構成するタグを少なくとも1個前記タグ・メモリから読み出して前記バッファに一時保持し、次に前記プロセッサから供給されるアドレスを構成するタグを、前記タグ・メモリから読み出す前に、前記バッファに一時保持されているタグと比較するようにしたことを特徴とするキャッシュ・メモリ制御方法。

FI (2件)：

G06F 12/08 D ,  G06F 12/08 E

Fターム (10件)：

5B005JJ00 ,  5B005JJ21 ,  5B005KK12 ,  5B005MM01 ,  5B005MM21 ,  5B005NN01 ,  5B005NN22 ,  5B005NN31 ,  5B005QQ02 ,  5B005SS12

引用特許：

審査官引用 (4件)

• データメモリおよびその動作方法
  公報種別：公開公報   出願番号：特願平7-251463   出願人：アドバンスドリスクマシーンズリミテッド
• 特開平4-267446
  
• 命令キャッシュ制御方法およびシステム
  公報種別：公開公報   出願番号：特願平8-294510   出願人：株式会社沖データ
• 特開平4-160543