特許

J-GLOBAL ID：200903005318575530

半導体集積回路

発明者： 久家 重博 ,  有本 和民
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-033345
公開番号（公開出願番号）：特開平7-245347
出願日： 1994年03月03日
公開日（公表日）： 1995年09月19日
要約：

【要約】【目的】 高集積化に適しかつレイアウトが容易な半導体集積回路を提供する。【構成】 階層電源構成のインバータ列を構成するトランジスタP1、P2、N1、N2上に、高融点金属配線層W、第2層目のアルミ配線層Al1、第3層目のアルミ配線層Al2をそれぞれ積層する。トランジスタP1、P2、N1、N2間を接続するためのローカル配線として高融点金属配線層Wを使用し、ローカルバス配線LB1〜LB9、階層電源配線VCC′、VCC、VSS′、VSSとして第2層目のアルミ配線層Al1を使用し、前記各配線と交わるように、メインバスMB1〜MB11、電源配線VCCとして第3層目のアルミ配線層Al2を使用する。この結果、各配線層のレイアウトが容易になるとともに、従来必要であったメインバス領域が不要となりレイアウト面積を低減することが可能となる。

請求項（抜粋）：

半導体基板上に形成され、それぞれが所定の機能を有する複数の半導体素子を含む半導体素子群と、前記半導体素子群の上に積層され、前記半導体素子間を接続するためのローカル配線を含む第1配線層と、前記第1配線層の上に積層され、第1方向に延在した第2配線層と、前記第2配線層の上に積層され、前記第1方向と交わる第2方向に延在した第3配線層とを含む半導体集積回路。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 21/82 W ,  H01L 21/82 L ,  H01L 27/04 D

引用特許：

出願人引用 (2件)

• ダイナミツクRAM
  公報種別：公開公報   出願番号：特願平3-231476   出願人：株式会社日立製作所
• 特開平2-248049
  

審査官引用 (2件)

• ダイナミツクRAM
  公報種別：公開公報   出願番号：特願平3-231476   出願人：株式会社日立製作所
• 特開平2-248049