半導体記憶装置におけるデータ伝送路のショート方法及び半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-301743
公開番号（公開出願番号）：特開平9-147560
出願日： 1995年11月20日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】同一のデータバスを使用し、かつ、データを相補信号化して伝送することによりデータのリード及びライトを行うようにされた半導体記憶装置、例えば、SDRAMに関し、リード及びライトの高速化を図る。【解決手段】ライト時におけるデータバスのショート解除のタイミングをリード時におけるデータバスのショート解除のタイミングよりも前に設定し、動作サイクルを短くする場合において、リード時には、データバスを完全にプリチャージ電圧にプリチャージした後に、センスアンプが確保するデータをデータバスに伝送するようにした場合においても、ライト時、選択されたセルに対するライト動作が終了する前に、データバスがショートされてしまい、プリチャージ動作が開始されてしまうことを避ける。

請求項（抜粋）：

メモリセルが接続され、リード時、その電圧差をセンスアンプにより増幅される対をなす第1、第2のデータ伝送路と、コラムゲートを介して前記第1、第2のデータ伝送路が接続され、かつ、リード回路及びライト回路が同一の端部側に接続され、データを相補化した信号が伝送される対をなす第3、第4のデータ伝送路と、前記センスアンプから前記第3、第4のデータ伝送路へのデータ出力前及び前記ライト回路から前記第3、第4のデータ伝送路へのデータ出力前に、前記第3、第4のデータ伝送路をショートするためのショート回路とを備える半導体記憶装置におけるデータ伝送路のショート方法であって、ライト時における前記第3、第4のデータ伝送路のショート期間がリード時における前記第3、第4のデータ伝送路のショート期間よりも短くなるように前記ショート回路を制御して前記第3、第4のデータ伝送路をショートすることを特徴とする半導体記憶装置におけるデータ伝送路のショート方法。

IPC (2件)：

G11C 11/409 , G11C 11/401

FI (2件)：

G11C 11/34 354 A , G11C 11/34 362 C

引用特許：

審査官引用 (2件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-231701 出願人：三菱電機株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平4-221199 出願人：松下電器産業株式会社

前のページに戻る