特許

J-GLOBAL ID：200903005458810599

不揮発性半導体記憶装置

発明者： 志賀 仁
出願人/特許権者： 株式会社東芝
代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-177529
公開番号（公開出願番号）：特開2008-010046
出願日： 2006年06月28日
公開日（公表日）： 2008年01月17日
要約：

【課題】多値記憶の不揮発性半導体記憶装置において、データ信頼性の高い不良ブロックデータを、簡単な手順で書き込み可能な不揮発性半導体記憶装置を提供する。【解決手段】メモリセルアレイ中の不良ブロックを区別するため、不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、下位ページデータを読み出す場合に選択ワード線に印加されるワード線電圧VBより大きくなるよう、不良ブロックへの不良ブロックデータの書き込みを行なう。下位ページデータ読み出し動作において、1つのセクタからの読み出しデータがすべて“0”となった場合に当該ブロックを不良ブロックと判定することができる。【選択図】図4

請求項（抜粋）：

閾値電圧の差により多値データを記憶することが可能な複数のメモリセルが複数のビット線及び複数のワード線に沿ってマトリクス状に配置されて構成されたメモリセルアレイと、 前記ビット線の各々に接続され多値データを構成する複数のページデータの1つを記憶するデータ記憶回路を含み前記ビット線に印加するビット線電圧を制御するビット線制御回路と、 前記ワード線に印加するワード線電圧を制御するワード線制御回路と、 外部からの制御信号に従い前記ワード線制御回路及びビット線制御回路を制御する制御回路と を備え、 前記制御回路は、 前記メモリセルアレイ中の不良ブロックを区別するため、前記不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、前記複数のページデータのうち最初のページデータを読み出す場合に選択ワード線に印加される第1電圧より大きくなるよう、前記不良ブロック中の前記メモリセルの全部又は特定の一部への書き込みを行なうモードを実行可能に構成された ことを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

G11C 16/02 ,  G11C 16/04 ,  G11C 16/06

FI (4件)：

G11C17/00 611G ,  G11C17/00 641 ,  G11C17/00 622E ,  G11C17/00 633D

Fターム (15件)：

5B125BA02 ,  5B125BA19 ,  5B125CA21 ,  5B125DA03 ,  5B125DA09 ,  5B125DB08 ,  5B125DB18 ,  5B125DB19 ,  5B125DE07 ,  5B125EA05 ,  5B125EA10 ,  5B125EC06 ,  5B125EE04 ,  5B125FA01 ,  5B125FA05

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2003-402161   出願人：株式会社東芝