特許

J-GLOBAL ID：200903099315161900

半導体記憶装置

発明者： 柴田 昇 ,  田中 智晴
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-402161
公開番号（公開出願番号）：特開2004-192789
出願日： 2003年12月01日
公開日（公表日）： 2004年07月08日
要約：

【課題】 隣接セルのデータにより、閾値電圧が変動していた。【解決手段】 iビットのデータが記憶されているメモリセル1に対して、次のデータを記憶する前に、隣接するメモリセル2にiビット以下のデータを事前に書き込む。このiビット以下のデータの書き込みは、本来の閾値電圧(iビットのデータを記憶する際の実際の閾値電圧)より低くする。隣接するメモリセル2の書き込み後、メモリセル1の閾値電圧を上げる書き込みを行なう。閾値電圧を上げる書き込み前後で、iビットのデータが本来の閾値電圧であるのか、それより低い閾値電圧であるのか分からなくなってしまう。これを区別するため、フラグ用のメモリセル(フラグセル)を用意し、このフラグセルのデータに応じた読み出し動作をする。【選択図】 図7

請求項（抜粋）：

n値(nは2以上の自然数)を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、 前記メモリセルアレイのj値(j<n)のデータが記憶されている第1メモリセルに、次の少なくとも1値のデータを記憶する前に、前記第1メモリセルに隣接する少なくとも1つのメモリセルにj値以下のデータを書き込む書き込み回路と を具備することを特徴とする半導体記憶装置。

IPC (3件)：

G11C16/02 ,  G11C16/04 ,  G11C16/06

FI (8件)：

G11C17/00 611F ,  G11C17/00 641 ,  G11C17/00 611A ,  G11C17/00 611G ,  G11C17/00 634G ,  G11C17/00 622E ,  G11C17/00 613 ,  G11C17/00 601E

Fターム (3件)：

5B025AD04 ,  5B025AD05 ,  5B025AE08

引用特許：

出願人引用 (1件)

• 記憶装置とその記憶方法
  公報種別：公開公報   出願番号：特願平10-369467   出願人：株式会社東芝

審査官引用 (1件)

• 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
  公報種別：公開公報   出願番号：特願2002-038244   出願人：株式会社東芝