特許

J-GLOBAL ID：200903005477130450

半導体装置及びその製造方法

発明者： 今井 豊 ,  石垣 佳之
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2005-039429
公開番号（公開出願番号）：特開2006-228893
出願日： 2005年02月16日
公開日（公表日）： 2006年08月31日
要約：

【課題】 配線及びパターンの特定箇所を選択的に細らせて配線間隔を広げ、カバレッジの良い成膜条件でもエアギャップを形成することができ、所望の配線間の静電容量を低減することができる半導体装置及びその製造方法を提供する。【解決手段】 隣接するフローティングゲート電極層について互いの距離が上層から下地基板面までの間で徐々に離れるように上層から下地基板面へ向けて互いの層形状を選択的に細らせ、互いの距離が離れたフローティングゲート電極層の間にエアギャップを有する層間絶縁膜を備える。【選択図】 図5

請求項（抜粋）：

隣接する配線層及び/又は孤立パターン層について互いの距離が上層から下地基板面までの間で離れるように前記上層から前記下地基板面へ向けて互いの層形状を選択的に細らせ、互いの距離が離れた前記配線層及び/又は前記孤立パターン層の間にエアギャップを有する層間絶縁膜を備えた半導体装置。

IPC (9件)：

H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 21/28 ,  H01L 27/115 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/768 ,  H01L 23/522

FI (5件)：

H01L29/78 371 ,  H01L21/28 301A ,  H01L27/10 434 ,  H01L29/58 G ,  H01L21/90 J

Fターム (50件)：

4M104AA01 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD43 ,  4M104DD55 ,  4M104DD64 ,  4M104DD65 ,  4M104FF06 ,  4M104GG16 ,  5F033HH04 ,  5F033LL04 ,  5F033MM17 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ33 ,  5F033QQ34 ,  5F033QQ35 ,  5F033QQ59 ,  5F033QQ61 ,  5F033QQ63 ,  5F033QQ64 ,  5F033RR29 ,  5F033VV06 ,  5F033VV16 ,  5F033XX25 ,  5F083EP02 ,  5F083EP23 ,  5F083EP30 ,  5F083EP32 ,  5F083EP55 ,  5F083ER21 ,  5F083GA22 ,  5F083JA04 ,  5F083JA55 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR37 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD22 ,  5F101BD41 ,  5F101BE07 ,  5F101BH09 ,  5F101BH14 ,  5F101BH15

引用特許：

出願人引用 (1件)

• 半導体集積回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-167386   出願人：日本電気株式会社