特許
J-GLOBAL ID：200903005618410975
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-065952
公開番号（公開出願番号）：特開平7-283214
出願日： 1994年04月04日
公開日（公表日）： 1995年10月27日
要約：
【要約】【目的】 低抵抗な狭配線幅の配線を形成できる半導体装置の製造方法を提供する。【構成】 スパッタ法により基板1上に、チタンシリサイド膜4を堆積し、このシート膜状態で800°C以上900°C以下の窒素雰囲気中で熱処理する。このとき、アモルファス状態のチタンシリサイド膜4が結晶化され、C54構造のチタンシリサイド膜7となる。熱処理後、リソグラフィー技術により所望形状の配線パターンを形成した後、ドライエッチングを施し、チタンシリサイド膜7からなる配線を形成する。【効果】 低抵抗なC54構造のチタンシリサイド膜7を微細な配線に利用できる。
請求項（抜粋）：
基板上にチタンシリサイド膜を堆積する工程と、所定温度範囲内で熱処理を施し、上記チタンシリサイド膜をC54構造とする工程と、上記熱処理後、上記チタンシリサイド膜をパターンに形成する工程とを備えた半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/285 301
H01L 21/88 B
, H01L 21/88 Q
