特許

J-GLOBAL ID：200903005630053029

半導体集積回路

発明者： 島田 利一 ,  島村 哲夫 ,  長沼 秋広
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-257101
公開番号（公開出願番号）：特開平10-107154
出願日： 1996年09月27日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】容量素子の下部電極の電位と島領域の電位を分離することにより、NPN出力トランジスタと容量素子間の寄生トランジスタの発生を防止する。【解決手段】島領域25表面にP型の第1の拡散領域26を形成し、第1の拡散領域26の表面に下部電極となるN+型の第2の拡散領域27を形成し、第2の拡散領域の上にシリコン窒化膜30と上部電極31を形成して容量素子28とする。隣接する島領域25にはコレクタが出力端子OUTに接続される出力用NPNトランジスタ34を形成する。島領域25と第1の拡散領域26を電位的にフローティング状態とする。

請求項（抜粋）：

一導電型の半導体基板の上に形成した逆導電型のエピタキシャル層と、前記エピタキシャル層を分離して形成した島領域と、前記島領域の表面に形成した、一導電型の第1の拡散領域と、前記第1の拡散領域の表面に形成した、逆導電型の第2の拡散領域と、前記第2の拡散領域の表面を被覆する容量絶縁膜と、前記容量絶縁膜を被覆する上部電極と、前記第2の拡散領域にコンタクトする取り出し電極とを具備し、前記島領域と前記第1の拡散領域とをフローティング状態とする事を特徴とする半導体集積回路。

IPC (2件)：

H01L 21/8222 ,  H01L 27/06

引用特許：

審査官引用 (3件)

• 特開昭62-193164
  
• 特開昭62-150759
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-062979   出願人：ソニー株式会社