特許
J-GLOBAL ID:200903005655233609
デルタドープされた炭化シリコン金属半導体電界効果トランジスタおよびその製造方法
発明者:
出願人/特許権者:
代理人 (2件):
谷 義一
, 阿部 和夫
公報種別:公表公報
出願番号(国際出願番号):特願2003-539110
公開番号(公開出願番号):特表2005-507174
出願日: 2002年10月08日
公開日(公表日): 2005年03月10日
要約:
本発明は、金属半導体電界効果トランジスタ(MESFET)のユニットセルを提供する。MESFETのユニットセルは、ソース(13)、ドレイン(17)およびゲート(24)を有する、デルタドープされた炭化シリコンMESFETを含む。ゲート(24)は、ソース(13)とドレイン(17)との間に位置し、第1の導電型のドープされたチャネル層(16)に延在する。ソース(13)およびドレイン(17)に隣接する炭化シリコンの領域は、それぞれソース(13)とゲートとの間、およびドレイン(17)とゲート(24)との間に延在する。炭化シリコンの領域は、ドープされたチャネル層(16)のキャリア濃度より大きいキャリア濃度を有し、ゲート(24)から離間される。
請求項(抜粋):
金属半導体電界効果トランジスタ(MESFET)のユニットセルであって、
ソース、ドレイン、およびゲートを有するデルタドープされた炭化シリコンMESFETであって、前記ゲートは、前記ソースと前記ドレインとの間にあり、かつ第1の導電型のドープされたチャネル層に延在する炭化シリコンMESFETと、
前記ソースおよび前記ドレインに隣接する炭化シリコンの領域であって、前記ソースおよび前記ゲートと、前記ドレインと前記ゲートとのそれぞれ1つの間に延在し、前記ドープされたチャネル層のキャリア濃度より大きなキャリア濃度を有し、前記ゲートから離間される炭化シリコンの領域と
を含むことを特徴とするMESFETのユニットセル。
IPC (4件):
H01L21/338
, H01L21/28
, H01L27/095
, H01L29/812
FI (3件):
H01L29/80 B
, H01L21/28 301B
, H01L29/80 E
Fターム (37件):
4M104AA03
, 4M104BB04
, 4M104BB05
, 4M104BB06
, 4M104BB13
, 4M104BB22
, 4M104BB29
, 4M104CC01
, 4M104CC03
, 4M104CC05
, 4M104DD06
, 4M104DD08
, 4M104DD16
, 4M104DD79
, 4M104FF03
, 4M104FF22
, 4M104FF27
, 4M104GG12
, 4M104GG18
, 5F102GA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GK02
, 5F102GL02
, 5F102GL08
, 5F102GL15
, 5F102GL20
, 5F102GM02
, 5F102GQ02
, 5F102GR04
, 5F102GS01
, 5F102GS03
, 5F102GT03
, 5F102HC04
, 5F102HC15
引用特許:
前のページに戻る