特許
J-GLOBAL ID:200903005656354086
耐圧周縁端部構造を備えた半導体デバイス
発明者:
,
,
出願人/特許権者:
代理人 (1件):
富村 潔
公報種別:公表公報
出願番号(国際出願番号):特願平8-505354
公開番号(公開出願番号):特表平10-503056
出願日: 1995年07月14日
公開日(公表日): 1998年03月17日
要約:
【要約】n或いはp導電型の半導体領域(2)は印加される阻止電圧に関係する垂直寸法を持つ半導体デバイスの活性領域(3)の空乏層(21)を含む。活性領域(3)に対する周縁端部構造(4)は半導体領域(2)と異なる導電型にドープされた半導体で形成され、直接半導体領域(2)の表面(20)における活性領域(3)の周りに接して配置されている。周縁端部構造(4)の水平寸法(W)は空乏層(21)の最大垂直寸法(T)より大きく、半導体領域(2)並びに周縁端部構造(4)は少なくとも2eVのバンドギャップを持つ半導体で形成されている。
請求項(抜粋):
a1)少なくとも1つの水平方向において垂直方向におけるよりも大きく形成され、 a2)活性領域(3)にこの活性領域(3)に印加される阻止電圧に関係する垂直方向の寸法をとるa)第一の導電型(n或いはp)の少なくとも1つの半導体領域(2)と、 b1)半導体領域(2)と異なる導電型(p或いはn)の少なくとも1つの半導体で形成され、 b2)活性領域(3)に直接接して半導体領域(2)の表面(20)の中に或いはこれに接して配置されるb)活性領域に対する周縁端部構造(4)とを備え、c)この周縁端部構造(4)の水平方回寸法(W)が半導体領域(2)に作られる空乏層(21)の最大垂直寸法(T)より大きく、かつd)半導体領域(2)と周縁端部構造(4)とがそれぞれ少なくとも2eVのバンドギャップを持つ少なくとも1つの半導体で形成されている半導体デバイス。
IPC (4件):
H01L 29/06
, H01L 29/41
, H01L 29/78
, H01L 29/861
FI (4件):
H01L 29/06
, H01L 29/91 D
, H01L 29/78 652 P
, H01L 29/44 E
引用特許:
審査官引用 (3件)
-
半導体装置
公報種別:公開公報
出願番号:特願平3-223230
出願人:株式会社東芝
-
電力用半導体素子
公報種別:公開公報
出願番号:特願平3-257993
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願平3-343192
出願人:株式会社日立製作所, 日立原町電子工業株式会社
前のページに戻る