特許

J-GLOBAL ID：200903005667144296

ESD保護回路

発明者： チャーバカ ダブブリィ ,  マイケル ディ.チェイン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-290828
公開番号（公開出願番号）：特開平9-181267
出願日： 1996年10月31日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】 基板の背面側が接地から浮いている場合、基板に形成されたメモリ回路を負のESDストレスから保護する。【解決手段】 ESD保護回路は、第1の端子(102)との間で、保護すべき回路を接続する第2の端子(104)と、第1の導電形の基板(202)と反対の第2の導電形でトランジスタ(106)のソースを形成する第1のドープされた領域(206)と、第2の導電形で、チャンネル領域で第1のドープされた領域から隔てられてトランジスタのドレインを形成する第2のドープされた領域(208)と、第1の導電形で、基板に形成され、第2のドープされた領域から最小距離だけ隔てられ、第2のドープされた領域によって形成されたカソードを有するダイオード(108)のアノードを形成する第1のダイオード領域(210)と、を備え、ダイオードおよびトランジスタを第1の端子および第2の端子間に接続し、ダイオードが負のストレスの間にトランジスタおよび回路を保護する。

請求項（抜粋）：

負のストレスから回路を保護するESD保護回路において、第1の端子と、上記第1の端子との間で、保護すべき上記回路を接続するようにした第2の端子と、第1の導電形の基板と、上記第1の導電形と反対の第2の導電形のもので、上記基板に形成され、トランジスタのソースを形成する第1のドープされた領域と、上記第2の導電形のもので、チャンネル領域によって上記第1のドープされた領域から隔てられて上記基板に形成され、上記トランジスタのドレインを形成する第2のドープされた領域と、上記第1の導電形のもので、上記基板に形成され、上記第2のドープされた領域から最小距離だけ隔てられ、上記第2のドープされた領域によって形成されたカソードを有するダイオードのアノードを形成する第1のダイオード領域と、を具備しており、上記ダイオードおよび上記トランジスタは上記第1の端子および上記第2の端子間に接続され、上記ダイオードは上記負のストレスの間に上記トランジスタおよび上記回路を保護するようになったことを特徴とするESD保護回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/866

FI (5件)：

H01L 27/04 H ,  H01L 27/06 311 A ,  H01L 27/10 681 F ,  H01L 27/10 691 ,  H01L 29/90 D

引用特許：

審査官引用 (1件)

• 静電気保護装置
  公報種別：公開公報   出願番号：特願平4-167861   出願人：セイコーエプソン株式会社