特許
J-GLOBAL ID:200903005841524710

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 曾我 道照 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-289013
公開番号(公開出願番号):特開平6-140601
出願日: 1992年10月27日
公開日(公表日): 1994年05月20日
要約:
【要約】【目的】 NAND型メモリセルを有する半導体記憶装置の動作の高速化を図る。【構成】 マトリクス状に配置されたNAND型メモリセルアレイのデプレション型メモリトランジスタTr2の実効ゲート長のみを短くすることによりメモリトランジスタ内を流れるメモリセル電流を増加させる。
請求項(抜粋):
トランジスタ選択時の低レベル信号を受けて非導通となる第1のメモリトランジスタと、前記低レベル信号を受けて導通する第2のメモリトランジスタとをマトリクス状に配置し、前記第1及び第2のメモリトランジスタのゲート電極を、第1の導電体上にその抵抗値よりも低い第2の導電体を積層した構造にした半導体記憶装置において、前記第2のメモリトランジスタの第1の導電体のゲート長を前記第1のメモリトランジスタの第1の導電体のゲート長より短くし、前記第2のメモリトランジスタのソース・ドレイン間の間隔を前記第1のメモリトランジスタのソース・ドレイン間の間隔より短くしたことを特徴とする半導体記憶装置。
IPC (3件):
H01L 27/112 ,  G11C 17/12 ,  H01L 21/425
FI (2件):
H01L 27/10 433 ,  G11C 17/00 304 A
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る