特許
J-GLOBAL ID：200903005915769001

半導体装置及びその製造方法

発明者：
鹿田 真一

鹿田 真一 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-087260
公開番号（公開出願番号）：特開平5-291277
出願日： 1992年04月08日
公開日（公表日）： 1993年11月05日
要約：
【要約】 (修正有)【目的】 良好な耐環境性を持つ半導体装置を提供する。【構成】 このトランジスタは、ノンドープのSiC基板111上に、p+ -3CSiC層160,p-3CSiC層150,n+ -3CSiC層140,p-6HSiC層131,p+ -6HSiC層121が順次形成され、p+ -3CSiC層160にはコレクタ電極230が、n+ -3CSiC層140にはベース電極220が、p+ -6HSiC層122にはエミッタ電極210が、それぞれ形成され電気的に接続された構造を有し、p型6HSiCとn型3CSiCによるヘテロ接合を有するPNPトランジスタである。
請求項（抜粋）：
立方晶の炭化ケイ素を主成分とし、所定の多数キャリアを有する第1の半導体層と、立方晶の炭化ケイ素を主成分とし、前記第1の半導体層とは反対極性の多数キャリアを有する第2の半導体層と、六方晶の炭化ケイ素を主成分とし、前記第1の半導体層と同極性の多数キャリアを有する第3の半導体層とを備え、前記第1の半導体層をコレクタ領域に、前記第2の半導体層をベース領域に、前記第3の半導体層をエミッタ領域に有することを特徴とする半導体装置。
IPC (4件)：
H01L 21/331 ,  H01L 29/73 ,  H01L 21/205 ,  H01L 29/165
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM