特許
J-GLOBAL ID：200903005919098152

半導体装置およびその製造方法

発明者：
成井 誠司

成井 誠司 について

, 
宇田川 哲

宇田川 哲 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-286757
公開番号（公開出願番号）：特開平8-148678
出願日： 1994年11月21日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 工程数を増やすことなく、半導体装置におけるウェル拡散層の濃度分布パターンを最適化させて、寄生MOS耐圧およびアイソレーション状態を共に良好ならしめ、DRAMにあってはリフレッシュ特性とα線エラー耐性も向上させる。【構成】 イオン打ち込みをエネルギーとドーズ量を変えて複数回行うことにより、濃度ピークの深さが異なる複数の導電性付与不純物拡散層を形成し、全体として所望の濃度分布のウェル拡散層を形成する。【効果】 各濃度ピークの深さと濃度をそれぞれ独立に制御することによって全体的に任意の濃度分布パターンを形成することができる。
請求項（抜粋）：
濃度ピークの深さが異なる複数の導電性付与不純物拡散層が同一平面パターン下で重ね合わされ、深さ方向に対して所定パターンの不純物濃度分布を有するウェル拡散層が形成されているとともに、このウェル拡散層にて電気的に隔離された半導体領域にMIS素子が形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 21/265 ,  H01L 27/108 ,  H01L 21/8242
FI (4件)：
H01L 29/78 301 X ,  H01L 21/265 F ,  H01L 27/10 681 D ,  H01L 27/10 681 F
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM