半導体記憶装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-180638
公開番号（公開出願番号）：特開平8-032035
出願日： 1994年07月08日
公開日（公表日）： 1996年02月02日
要約：

【要約】 (修正有)【目的】誤書き込みを防止し、記憶データの書き込み・消去に必要な電圧を内部回路で発生し、外部電源を低電圧化し、データ線結合メモリセルのビット数を増やして高速高性能のフラッシュメモリ等を提供する。【構成】 2層ゲート構造型メモリセルのローカルデータ線LDL0及びLDL1等となる拡散層を、同一列に配置されたメモリセルMCにより共有し、ローカルソース線LSL0等となる拡散層を、隣接する2列のメモリセルMCと共有する。また、書き込みは、浮遊ゲートとドレイン間の、消去は、チャンネルと浮遊ゲート間の、トンネル現象でそれぞれ行う。メモリセルMCの共通ドレインやソースとなる拡散層にそれぞれ対応しかつ平行して、シート抵抗値の小さな金属配線層からなるサブデータ線SDL0及びSDL1等ならびにサブソース線SSL0等を設け、これらに対応する拡散層の間を所定数のコンタクトCBやCCを介して結合する。

請求項（抜粋）：

その所定数ごとにドレイン又はソースとなる拡散層を共有する2層ゲート構造型のメモリセルと、上記拡散層に対応しかつ平行して設けられ所定の間隔をおいて対応する上記拡散層に結合されるサブデータ線又はサブソース線とを含むメモリアレイを具備することを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/115 , G11C 16/02 , G11C 16/04 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , G11C 17/00 307 D , H01L 29/78 371

引用特許：

審査官引用 (4件)

特開平2-231772
特開平4-014871
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平4-331403 出願人：株式会社日立製作所

全件表示

前のページに戻る