特許
J-GLOBAL ID:200903006036447641
電圧制御オシレ-タ(VCO)CMOS回路
発明者:
出願人/特許権者:
代理人 (1件):
岡部 正夫 (外11名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-062883
公開番号(公開出願番号):特開平11-330852
出願日: 1999年03月10日
公開日(公表日): 1999年11月30日
要約:
【要約】【課題】 全容量値を低減させて所与のLC値に対して大きなインダクタンスを使用可能とし、高周波数で動作可能とする、電圧制御オシレータCMOS回路を提供する。【解決手段】 電圧制御オシレータ(VCO)CMOS回路において、CMOSトランジスタのバック・ゲート端子を用いてトランジスタの寄生容量を変動させる。バック・ゲート端子は、可変電圧源から信号を受信し、この可変電圧を調節することで発振を制御可能とする。CMOSトランジスタはインダクタの両端に接続され、トランジスタのトランスコンダクタンス特性がインダクタの抵抗を低減させ、これによって、回路発振を改善し、高動作周波数における安定性および機能の向上を図る。
請求項(抜粋):
高周波数動作のための電圧制御オシレータCMOS回路であって:固有抵抗値を有するインダクタと;前記インダクタの両端に接続された第1のCMOSトランジスタ対であって、各トランジスタが、ソース端子、ドレイン端子、ゲート端子およびバック・ゲート端子を有し、前記対が、前記第1の対の一方のトランジスタの前記ドレイン端子が前記第1の対の他方のトランジスタの前記ゲート端子に接続され、前記第1の対の前記他方のトランジスタの前記ドレイン端子が前記第1の対の前記一方のトランジスタの前記ゲート端子に接続されるように構成されており、前記トランジスタ対が、前記インダクタの前記固有抵抗値の少なくとも一部を打ち消すための第1の対のトランスコンダクタンス値と、前記ソース端子に共通電圧を印加する一方で前記バック・ゲート端子に可同調電圧を印加することによって調節される調節可能寄生容量値とを有し、前記可同調電圧が前記回路の発振を変動させる、前記第1のCMOSトランジスタ対と;前記インダクタの両端に接続され、前記インダクタを介して電流を発生させるための手段と;を備えることを特徴とする電圧制御オシレータCMOS回路。
引用特許:
審査官引用 (6件)
-
特開昭61-141206
-
発振器回路
公報種別:公開公報
出願番号:特願平6-331397
出願人:エイ・ティ・アンド・ティ・コーポレーション
-
特開昭62-209905
-
特開昭6-140836
-
降圧回路
公報種別:公開公報
出願番号:特願平7-313068
出願人:富士通株式会社
-
特開平4-196604
全件表示
前のページに戻る