特許
J-GLOBAL ID：200903006064326590
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
綿貫 隆夫
, 堀米 和春
公報種別：公開公報
出願番号（国際出願番号）：特願2008-122998
公開番号（公開出願番号）：特開2009-272512
出願日： 2008年05月09日
公開日（公表日）： 2009年11月19日
要約：
【課題】絶縁体の間に埋設させた半導体装置を提供する際において、絶縁層の粘着力を用いて半導体チップを絶縁層に接着(積層)することが可能な半導体装置の製造方法を提供する。【解決手段】支持体12の片面に形成された金属層10の表面に、半導体素子30の電極パッド32と接続するための穴18を形成する工程と、金属層10の表面に、未硬化の絶縁膜20を積層する工程と、電極パッド32位置を金属層10に形成した穴18の位置に位置合わせして半導体素子30を絶縁膜20に搭載する工程と、絶縁膜20を硬化する工程と、支持体12を除去する工程と、金属層10に形成した穴18位置の絶縁膜20を除去し、電極パッド32を露出させるビア穴36を形成する工程と、半導体素子30が搭載された側の面を樹脂封止する工程と、を含むことを特徴とする。【選択図】図1
請求項（抜粋）：
支持体の片面に形成された金属層に、搭載すべき半導体素子の電極パッドと同一の平面配置に穴を形成する工程と、
前記金属層の表面に、未硬化の状態に絶縁膜を積層する工程と、
前記電極パッドを前記穴の位置に位置合わせして前記半導体素子を前記絶縁膜に搭載する工程と、
前記絶縁膜を硬化させる工程と、
前記支持体を除去する工程と、
前記穴位置の絶縁膜を除去し、前記電極パッドを露出させてビア穴を形成する工程と、
前記半導体素子が搭載された面側について樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
