特許
J-GLOBAL ID:200903006282561089
インターフェース回路
発明者:
出願人/特許権者:
代理人 (1件):
森本 義弘
公報種別:公開公報
出願番号(国際出願番号):特願2000-163221
公開番号(公開出願番号):特開2001-345868
出願日: 2000年05月31日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】シリアルデコーダのラッチ条件に当てはまるノイズが基準電圧以上で入力されても、イネーブル信号を無効にする回路を備えることにより誤動作を防ぐことができるインターフェース回路を提供する。【解決手段】イネーブル入力信号電圧の波形を整形するコンパレータ回路6の出力と、データ入力信号電圧の波形を整形するコンパレータ回路4の出力と直列に接続されたインバータ回路の出力とを入力とし、前記データ入力信号電圧が基準電圧よりも低い場合、前記イネーブル入力信号電圧の波形を整形するコンパレータ回路6の出力を出力し、前記データ入力信号電圧が基準電圧よりも高い場合、前記インバータ回路4の出力を出力する出力切り替えスイッチ14を備えることにより、シリアルデコーダのラッチ条件に一致するノイズが、データ信号入力端子とイネーブル信号入力端子にコンパレータ回路の基準電圧以上の電圧値で入力された場合でも、イネーブル入力信号電圧を無効にすることで、ラッチ条件に不適合な条件とし、誤動作を防ぐ。
請求項(抜粋):
データ入力信号電圧の波形を整形するコンパレータ回路と、イネーブル入力信号電圧の波形を整形するコンパレータ回路と、クロック入力信号電圧の波形を整形するコンパレータ回路と、前記データ入力信号電圧の波形を整形するコンパレータ回路の出力端子と直列に接続されるインバータ回路と、前記イネーブル入力信号電圧の波形を整形するコンパレータ回路の出力と前記インバータ回路の出力を入力とし、前記データ入力信号電圧がコンパレータ回路に入力される基準電圧より低い場合、前記イネーブル入力信号電圧の波形を整形するコンパレータ回路の出力を出力し、前記データ入力信号電圧がコンパレータ回路に入力される基準電圧より高い場合、前記インバータ回路の出力を出力する出力切り替えスイッチを備えることを特徴とするインターフェース回路。
IPC (5件):
H04L 25/03
, G06F 3/00
, G06F 13/00 301
, H03K 5/08
, H04L 25/02
FI (5件):
H04L 25/03 E
, G06F 3/00 X
, G06F 13/00 301 D
, H03K 5/08 Z
, H04L 25/02 R
Fターム (11件):
5B083AA08
, 5B083CC06
, 5B083EE11
, 5B083EF01
, 5K029AA01
, 5K029CC01
, 5K029DD04
, 5K029HH08
, 5K029JJ10
, 5K029KK11
, 5K029KK24
引用特許:
出願人引用 (1件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平9-271215
出願人:松下電器産業株式会社
前のページに戻る