特許

J-GLOBAL ID：200903006302568220

半導体装置の製造方法

発明者： 長畑 和典
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2004-201343
公開番号（公開出願番号）：特開2006-024730
出願日： 2004年07月08日
公開日（公表日）： 2006年01月26日
要約：

【課題】加工パターンの疎密に依存することなく面内均一に精度良好なパターン加工行うことが可能なエッチング工程を備えた半導体装置の製造方法を提供する。【解決手段】基板11上にSiOCH系絶縁膜からなる被エッチング膜13を形成し、マスクパターン15上からのプラズマ処理を行う。これにより、マスクパターン15から露出している被エッチング膜13部分をSiO2化して改質部13bを形成する前処理を行う。次に、マスクパターン15およびSiOCH系材料からなる未改質部13aに対して選択的に改質部13bをエッチング除去する。【選択図】図2

請求項（抜粋）：

基板上に形成された被エッチング膜の膜質を部分的に改質する前処理工程と、 前記前処理によって膜質が改質された前記被エッチング膜の改質部分を選択的にエッチング除去する工程とを行う ことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/306 ,  H01L 21/28 ,  H01L 21/768

FI (3件)：

H01L21/302 104H ,  H01L21/28 L ,  H01L21/90 C

Fターム (35件)：

4M104BB01 ,  4M104BB04 ,  4M104DD08 ,  4M104DD15 ,  4M104EE14 ,  4M104HH11 ,  5F004AA01 ,  5F004BA09 ,  5F004DA00 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB00 ,  5F004DB02 ,  5F004DB03 ,  5F004DB08 ,  5F004DB24 ,  5F004EA07 ,  5F004EA28 ,  5F004EB01 ,  5F004EB03 ,  5F004EB08 ,  5F004FA08 ,  5F033HH11 ,  5F033MM01 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ51 ,  5F033QQ54 ,  5F033QQ89 ,  5F033RR23

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2001-200214   出願人：株式会社東芝