特許
J-GLOBAL ID：200903032531429928

半導体装置の製造方法および半導体装置

発明者：
小島 章弘

小島 章弘 について

, 
宮島 秀史

宮島 秀史 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-200214
公開番号（公開出願番号）：特開2003-017561
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 低誘電率絶縁膜を用いた信頼性の高い半導体装置をダマシン法により製造する方法を提供する。【解決手段】 半導体基板(12)上に、炭素を含有し低誘電率材料からなる第1の絶縁膜(34)を形成する工程と、前記第1の絶縁膜に表面処理を施して前記第1の絶縁膜の表層の炭素濃度を低減し、表層を低炭素濃度層(36)に変化させる工程と、前記低炭素濃度層の上に、第2の絶縁膜(35)を形成する工程と、前記第1および第2の絶縁膜に金属埋め込み用の溝(41,42)を形成する工程と、前記絶縁膜に形成された溝に金属を埋め込む工程と、前記埋め込まれた金属の表面を研磨して金属配線(38)を形成する工程とを具備することを特徴とする。
請求項（抜粋）：
半導体基板上に、炭素を含有し低誘電率材料からなる第1の絶縁膜を形成する工程と、前記第1の絶縁膜に表面処理を施して前記第1の絶縁膜の表層の炭素濃度を低減し、表層を低炭素濃度層に変化させる工程と、前記低炭素濃度層の上に、第2の絶縁膜を形成する工程と、前記第1および第2の絶縁膜に金属埋め込み用の溝を形成する工程と、前記絶縁膜に形成された溝に金属を埋め込む工程と、前記埋め込まれた金属の表面を研磨して金属配線を形成する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/768 ,  H01L 21/312
FI (2件)：
H01L 21/312 N ,  H01L 21/90 Q
Fターム (40件)：
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP26 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR20 ,  5F033RR21 ,  5F033SS11 ,  5F033SS22 ,  5F033TT04 ,  5F033WW02 ,  5F033WW04 ,  5F033XX12 ,  5F033XX24 ,  5F058AA08 ,  5F058AD05 ,  5F058AD10 ,  5F058AF04 ,  5F058AG01 ,  5F058AG07
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM