特許

J-GLOBAL ID：200903006349797872

絶縁ゲート型バイポーラトランジスタ

発明者： 高橋 誠 ,  鳥谷部 達 ,  蒲原 史朗 ,  松尾 仁司 ,  大倉 康幸 ,  伊藤 智 ,  田中 順子 ,  丸山 貴志子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048957
公開番号（公開出願番号）：特開平6-268227
出願日： 1993年03月10日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 寄生サイリスタのラッチアップ防止とターンオフ時間短縮とを達成できる絶縁ゲート型バイポーラトランジスタを提供する。【構成】 絶縁ゲート型バイポーラトランジスタにおいて、コレクタ層に隣接するベース層内にコレクタ層における多数キャリヤに対するポテンシャル障壁を設ける事により、コレクタ層に隣接するベース層のゲート電極の下層の領域からエミッタ電極の下層以外の領域に至る範囲の領域に、コレクタ層における多数キャリヤが注入されない様にする。また、コレクタ層に隣接するベース層のゲート電極の下層の領域あるいはエミッタ電極の下層以外の領域から、エミッタ層に隣接したベース層を経由して、コレクタ層における多数キャリヤがエミッタ電極へ流れないようにする。【効果】 絶縁ゲート型バイポーラトランジスタにおいて、寄生サイリスタのラッチアップ防止とターンオフ時間短縮の一方若しくは両方が他の特性を損なわずに実現できる。

請求項（抜粋）：

第一導電型コレクタ層に積層した第二導電型ベース層の一部の表面から内部の領域に第一導電型ベース層を形成し、前記第一導電型ベース層の一部の表面から内部の領域に第二導電型エミッタ層を形成し、前記第一導電型ベース層の表面と前記第二導電型エミッタ層の表面の一部とに股がって接して設けたエミッタ電極、及び前記第二導電型エミッタ層を介して前記エミッタ電極に対峙し、かつ、前記第一導電型ベース層の表面と前記第二導電型ベース層の表面とに股がって絶縁層を介して設けたゲート電極を有する絶縁ゲート型バイポーラトランジスタにおいて、前記第二導電型ベース層内の前記第一導電型ベース層と前記第二導電型ベース層との双方が前記絶縁層と接する第1の領域の下層から前記エミッタ電極の接する領域の下層の間のいずれかの位置に設けた境界と前記第一導電型コレクタ層とに隣接した領域に、前記第1の領域を含み前記第一導電型コレクタ層から前記第二導電型ベース層の前記エミッタ電極に接する領域の下層以外の領域に至るまでの任意の領域への第一導電型多数キャリヤの注入を防止するポテンシャル障壁を形成したことを特徴とする絶縁ゲート型バイポーラトランジスタ。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 321 S ,  H01L 29/78 321 P