特許
J-GLOBAL ID:200903006357800726

マイクロプロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願平9-192584
公開番号(公開出願番号):特開平11-039193
出願日: 1997年07月17日
公開日(公表日): 1999年02月12日
要約:
【要約】【課題】 インターサーキットエミュレータを用いてマイクロプロセッサの履歴を把握する手法では、キャッシュメモリがヒット中はアドレスが外部に出力されないため、エミュレーションを実行することができない。【解決手段】 CPU1とキャシュメモリ4を接続するCPU内部バス2に、分岐命令の種類を解読する分岐命令デコーダ3と、解読された分岐命令の分岐アドレスをラッチする分岐アドレスラッチ6を接続する。また、前記分岐命令の種類と分岐アドレスを一時的に蓄えるバッファメモリ7と、この蓄えた情報を外部に出力するパラレルシリアル変換回路8とを備える。キャッシュメモリにヒットしたプログラムの実行中もプログラムの流れをトレースでき、正確なエミュレーションが実行できる。
請求項(抜粋):
メモリよりCPUへ読み込む命令が分岐命令であることを検出し、この分岐命令の種類と分岐アドレスを含む情報を外部に出力する機能を有するマイクロプロセッサ。
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る