特許

J-GLOBAL ID：200903006451493268

多水準持久記憶素子の直列二値感知用感知回路

発明者： クリスチアノ カリガロ ,  ヴィンセンゾ ダニエーレ ,  ロベルト ガスタルディ ,  アレッサンドロ マンストレッタ ,  ニコラ テレコ ,  グィード トレーリ
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ
代理人 (1件)： 杉村 暁秀 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-066710
公開番号（公開出願番号）：特開平8-339692
出願日： 1996年03月22日
公開日（公表日）： 1996年12月24日
要約：

【要約】【課題】 従来技術水準の範囲において有する欠点を打破する多水準持久記憶素子の直列二値感知用の感知回路を提供することが、本発明の目的である。【解決手段】 m=2n (n≧2)個の複数の異なるプログラム水準のうちの1つを取り得る多水準持久記憶素子(MC)の直列二値感知用感知回路が、記憶素子がm個の複数の異なる素子電流値(ICO〜IC3)に素子電流(IC)を下げ、各素子電流値がプログラム水準の一つに一致するように、予め決められた条件で感知されるように記憶素子(MC)をバイアスするためのバイアス手段と、該素子電流を可変基準電流発生器(G) により発生された基準電流と比較するための電流比較器(1) と、該電流比較器の出力信号(CMP) を供給されて可変基準電流発生器を制御する連続近似レジスタ(2) を具えている。前記の可変基準電流発生器は前記電流比較器へ永久に結合されたオフセット電流発生器(Ioff)と前記の連続近似レジスタにより独立に活性化できるm-2個の異なる電流発生器(IRO, IR1)とを具え、各電流発生器は複数の素子電流値のそれぞれ一つと等しい電流(IC1, IC2)を発生する。

請求項（抜粋）：

m=2n (n≧2)個の複数の異なるプログラム水準のうちの一つのプログラム水準をとり得る多水準記憶素子(MC)の直列二値感知用の感知回路であって、あらかじめ決められた条件で感知されるように記憶素子(MC)をバイアスして、それで記憶素子(MC)がm個の複数の異なる素子電流値(IC0〜IC3)に属する値に素子電流(IC)を下げ、各素子電流値(IC0〜IC3)が前記のプログラム水準のうちの一つと一致するバイアス手段と、前記素子電流(IC)を可変基準電流発生器(G)により発生される基準電流(IR)と比較するための電流比較器(1)と、該電流比較器(1)の出力信号 (CMP)を供給されて可変基準電流発生器(G)を制御する逐次近似レジスタ(2)とを具えている感知回路において、可変基準電流発生器(G)が電流比較器(1)へ永久に結合されたオフセット電流発生器(Ioff)と、逐次近似レジスタ(2)によって独立して活性化できる、各1個が前記複数の素子電流値(IC0〜IC3)のうちのそれぞれ一つと等しい電流(IC1, IC2)を発生するm-2個の異なる電流発生器(IR0, IR1)とを具えていることを特徴とする多水準持久記憶素子の直列二値感知用感知回路。

引用特許：

審査官引用 (2件)

• 多レベル不揮発性メモリセル読み出し方法および回路
  公報種別：公開公報   出願番号：特願平8-013104   出願人：エスジーエス-トムソンマイクロエレクトロニクスエッセエッレエーレ
• 特開昭62-054896